|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
ADC单元寄存器分为如下：
3 x2 r% e4 y1 ?+ d/ E- i1 AADC控制寄存器1ADCTRL1；
) | y: f2 G% W7 S: I) h7 }ADC控制寄存器2ADCTRL2；1 l( p$ k1 a4 S5 k" W6 C( d H
ADC控制寄存器3ADCTRL3;! c7 ]' H& ^' ~9 H2 h( S. h
最大通道数ADCMAXCONV;
( D; i' I- ^ e( p: m+ q3 N% v) oADC输入通道选择排序控制寄存器ADCCHSELSEQ1、ADCCHSELSEQ2、ADCCHSELSEQ3、ADCCHSELSEQ4；) J2 r8 A9 _" B1 k/ M
ADC自动排序状态寄存器ADCASEQSR；* I# O, V, {" R7 D, l' I) ^ R! M
ADC结果寄存器ADCRESULT0~ADCRESULT15。; I ^7 Y& @' x; T: Y9 p/ C6 ~
一、ADCCTRL1$ r& n$ P7 j4 ]
SEQ_CASC:排序器模式；=0为双排序器方式，=1为级联排序器方式。
: Y* h1 v( l- y0 S5 z; ZCONT_RUN:运行方式；=0为启动/停止模式，=1为连续运行模式。/ r q L6 t P0 ~
SEQ_OVER:排序器运行方式（连续运行）；=0完成MAXCONV1个通道转换后，排序器指针复位到初始状态，=1结果寄存器ADCRESULT15更新完成后，排序器指针复位到初始状态。
& ]$ Y! i- y$ E! x( ~1 k3 pCPS: 转换时间预定标器，对外设时钟HSPCLK分频。=0不分频，=1为2分频。4 k; W* B5 ~7 ]+ U; H4 r: _/ S* Q: L
ACQ_PS:采样时间选择位，延长SOC脉冲宽度，增加采样时间，SOC脉冲宽度为ACQ_PS+1个ADCCLK周期数
/ b' K0 Y: r3 V7 Q" DRESET：ADC软件复位；=0无效，=1复位整个ADC模块, U) b" }6 D. M4 j9 h% P6 V: m% H
二、ADCTRL2
7 W0 m$ \0 @8 Y; `; ~ _# g7 a2 Z! BRST_SEQ1:复位SEQ1；=0时无效，=1时复位排序器SEQ1为CONV00;
) X2 ?0 q8 R2 }/ z! o2 _ ]4 g" GRST_SEQ2:复位SEQ2;=0时无效，=1时复位SEQ2为预触发状态，即CONV08;
: ?" ]5 E9 s. yEPWM_SOCA_SEQ1：SEQ1的EPWM的SOCA屏蔽位；=1时，允许 EPWM SOCA触发信号启动SEQ1;6 k. S" Q* a' j
EPWM_SOCB_SEQ2:SEQ2的EPWM的SOCB屏蔽位；=1时，允许EPWM SOCB触发信号启动SEQ2;6 Q7 y# S( E5 S( w+ f
INT_ENA_SEQ1:SEQ1中断使能，=1时允许SEQ1向CPU发出中断申请；
' E: ?$ c) V& A4 |- sINT_ENA_SEQ2:SEQ2中断使能，=1时允许SEQ2向CPU发出中断申请。* ?/ u) s1 W( U# I. y9 V
EXT_SOC_SEQ1:SEQ1的外部信号启动位；=1时允许外部引脚ADCSOC启动SEQ1；* g( B. J0 r' c. @, E, B
EPWM_SOCB_SEQ：允许EPWM SOCB触发信号启动SEQ5 m5 f1 C: _& A& z" N' I
三、ADCTRL3
# f7 o% W% G. J/ d' ~- J$ E4 b" ZSMODE_SEL:采样模式选择；=0时顺序采样，=1时同步采样。% Q- A3 q% H W0 p3 W
ADCCLKPS:ADC内核时钟分频器，将F28x的高速外设时钟HSPCLK进行2ADCCLKPS的分频，分频后的时钟FCLK再经过CPS位的不分频或二分频得到ADC的内核时钟ADCCLK.
# F6 a( ]; S/ l1 A9 ?( i; LFCLK=HSPCLK/2ADCCLKPS;1 W+ v3 D1 U% D
ADCCLK=FCLK/CPS+1;
8 D5 A5 ]( d( d: b/ {+ s6 }四、ADCMAXCONV B4 @% r5 b0 i! J
自动转换过程中最多转换的通道数：9 v6 ? Q8 g0 y6 g8 o# a. z
对于SEQ1,使用MAX_CONV1' f* w' R" h1 ~3 ?) P6 X
对于SEQ2，使用MAX_CONV2 @6 I" c+ b2 [
对于级联排序器SEQ,使用MAX_CONV1;6 z; x& s- e* w' [' J3 e# y l/ z
每次转换都是从初状态开始转换，依次连续的转换直至结束，并将转换的结果按顺序装到结果寄存器中，每个转换序列可以转换的通道数位1~MAX_CONVn+1.' _% j# G; v: B* x0 X9 \
五、ADCAEQSR! j* ^; n, h2 V5 }; W7 y A: d
SEQ_CNTR: 排序器计数器状态位，显示SEQ1、SEQ2和级联排序器SEQ中正在转换的通道数。转换开始时，自动装在MAX_CONVn的值，每次自动序列转换完成后，SEQ_CNTR的值减1( a1 E5 x9 S3 k+ G* n
六、ADCCHSELSEQn, p3 p9 o9 ?1 G& z: G
ADCCHSELSEQ1、ADCCHSELSEQ2、ADCCHSELSEQ3和ADCCHSELSEQ4。ADC模块有4个排序控制寄存器，每个排序控制寄存器有16位，ADCCHSELSEQ1的低四位为CONV00，依次为CONV01、CONV02和CONV03，ADCCHSELSEQ2的16位分为CONV04\CONV05\CONV06\CONV07,ADCCHSELSEQ3的16位分为CONV08\CONV09\CONV10\CONV11,ADCCHSELLSEQ4的16位分为CONV12\CONV13\CONV14\CONV15，) C/ H5 _1 W1 @6 R
每4位CONVxx可以为一次自动排序转换选定一个输入通道，其中最高位决定采用哪个采样保持缓冲器，低三位决定具体的输入信号。在同步采样中，CONVxx的最高位不起作用，S/H-A和S/H-B同时采样低三位确定的输入信号。1 w. ~! b+ }0 D- J
七、 ADCRESULTn6 k4 R& s% c1 B7 i4 t
ADC采样模块为12位，结果寄存器为16位，必有4位是保留位。
, i+ K: u# E. w' [若结果寄存器映射在外设帧2中，则有2个等待状态，并采用左对齐；
' Y9 y; w6 {: ?( l9 E8 T9 [映射在外设帧0中，不需等待，采用的是右对齐 |; H1 l4 B p0 n. k. i) A2 G
& l, d3 A3 H' [- ^0 G f( F
* x& D4 l; F" }/ y5 x: @
6 t0 r1 m7 p5 c5 h" Q- `0 Q |
|
/1 
发表于 2021-9-22 09:40
收藏
淘帖
支持！
反对！