|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
前言, B* L6 v+ X- E' P1 t3 g& v# j
集成电路封装的目的，在于保护芯片不受外界环境的干扰，以使之能稳定、可靠、正常的完成电路功能。但对于芯片本身而言，封装只能限制不能提高芯片的功能。所以对于芯片的封装工艺有一系列的要求，相应的在不同的使用环境采用适合封装的芯片。5 F8 T/ T3 G2 g& a. ]& v
% l" Y2 z: [; T% e, Y$ I7 R, H2 h ~一、什么是芯片封装？2 l1 s8 d% j3 K! A% J# C+ s0 F
集成电路芯片封装（Packaging，PKG）
0 I7 j( l) R3 ?狭义上：就是利用膜技术及微加工技术，将芯片或其它要素在基板或框架上布置、粘贴及连接，引出接线端子并通过可塑性绝缘介质罐装固定，构成整体立体结构的工艺。
9 ]3 k3 `$ R4 D6 D! g3 k广义上：是指封装工程，将封装体与基板（常为PCB板）连接固定，装配成完整的系统或电子设备，并确保整个系统合性能的工程。
% }2 J; g/ Q6 x9 ~* f1 g A& y7 D6 O" b6 o1 t
二、封装实现的功能
# c- d; M/ s# l# |# [9 `) F1. 传递电能；主要指电源电压的分配与导通。
6 W: r! z; J+ J4 l) X2. 传递电路信号；要考虑信号延迟尽可能小，最短路径，对于高频信号还要考虑串扰的影响。* v* ~+ B/ E1 p% d1 k+ n3 e
3. 提供散热途径；考虑器件长期工作时散热问题。9 e0 l* c0 O9 j% q9 o
4. 结构保护与支持；主要提供可靠的机械支撑。
7 g1 o. Z) n* ^' R
5 o: h$ U4 b. g, _" K0 c5 F三、封装选择考虑因素
" _$ \: v4 O; X" H+ r+ J& Z对于芯片使用工程人员来说,主要考虑以下几个因素:
& q- D* X( t3 l性能、尺寸、重量、可靠性和成本目标、使用环境。
# P* {2 b& ~! m4 V
) t+ Z* z4 Q+ x* Q' ^四、封装的分类: e/ b7 V( F/ p$ e$ f
按照组合集成电路芯片的数目
/ \' i5 g8 `* \% }+ K单芯片封装（Single Chip Package，SCP）；& |/ e0 b# m$ @* Q( z- o" \
多芯片封装（Multichip Package，MCP）
- X' h% Q a9 H+ v: A) ? P+ h* @3 r |- ^' s
按照材料区分9 S l5 w. N' |+ w+ D3 m
! K+ [, p1 ?5 c* a8 R# d. }4 {高分子材料（塑料）
+ D: w" y# }' h7 F8 v0 r9 k. c3 J: [, o \* `5 k6 Q
可靠性与热性质低于陶瓷封装；
: [9 I% L/ S2 i4 G. i成本低，薄型化；4 A( R. W) f: U" G
5 p' D9 H$ f9 F陶瓷封装+ q7 c+ i1 E* u( L; N' l0 M
( O) \: O e4 h/ @
热性质稳定；
/ E9 U) D }( ]7 K高可靠性；. z G1 v5 F# e( k! A/ {
6 a5 y; j2 t: g1 K按器件与电路板的互联方式
) |# E& |1 i( ?3 b$ A引脚插入型（Pin-Through-Hole，PTH）
: @! a: g- j+ \使用方便，灵活。: q: M, C; v3 \+ O0 {( Z. N
表面贴装型（SuRFace Mount Technology，SMT）7 p. r" [* _. ^# p0 M' Z! h9 d- @* v
体积小。/ v0 h" b( c* j9 Z! G) M0 g
2 W; @" p9 j x! P( [4 w5 Q; m
按引脚分布形态区分
& Q, u! r" v; j* G, H# ~单边引脚；$ o! {1 r* `) a. v4 c+ e4 z( G- w3 k
6 O* j1 y1 M+ j; M1 T/ T3 _) \单列式封装（Single Inline Package，SIP ），
# ^* h$ ?" ?/ o* L9 ]+ ?交叉引脚式封装（Zig-Zag Inline Package，ZIP）；
V: |2 I) X$ H& c
" @/ K% q8 Z/ |. o! \$ b: {$ b双边引脚；7 q6 a5 @* B8 Q a. a! ~$ [
" P3 V, q- j; ^( t
双列式封装（Dual Inline Package，DIP）， ?0 {* S V( v/ A0 C: T6 d( c+ S
小型化封装（Small Outline Package，SOP or SOIC）;' a! X- {9 O2 W: c
6 p/ r& C" Q) R2 _
四边引脚;
" p1 Z. z+ _7 ~7 F4 `" b, x% N) }) ~ w6 E( ]
四边扁平封装（Quad Flat Package，QFP），
, ^4 J5 m; A3 G' z3 Q: o. U* G# @" F$ Q; d( Y0 T
底部引脚；5 v- }( z' m/ h- W" I1 S
/ v- f; a9 M1 N5 N# L- s5 ]
金属罐式（Metal Can Package，MCP），
3 r& k( G+ @) J点阵列式分装（Pin Grid Array，PGA）8 K& w t8 X) z' s- p% |2 d* P
* Q% e, E; C4 I9 \4 s
& x2 _9 ~) F0 k. ?0 G |
|
/1 
发表于 2021-8-31 14:38
收藏
淘帖
支持！
反对！