TA的每日心情 | 开心
2020-9-8 15:12 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
1、BGA(ball grid array)
! f5 `8 C# q$ K( Y9 F/ ]9 `& s0 R( @) f+ y& M( `2 A' I8 P: u% k
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在 也有一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。 美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。2 N2 M1 n4 a; t& s0 e% r$ T
& T# ~8 q# P5 g0 A8 D
2、BQFP(quad flat package with bumper)) ~* b$ |. P$ y
4 P: v* i" H0 F4 q# d, w
带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。: \+ v9 q: ]( \" K4 R2 h$ D7 s, I
/ \! a' F0 m3 S0 _, D7 V% b' p1 H
3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。9 _0 Z7 @! i; G
% }# h% i5 m1 x6 D! x- y 4、C-(ceramic)
& O7 y* [ x& {) U! @9 Z( u6 N# r( J- ]! ?3 m2 f2 M
表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。* O* O9 m+ _& p
' E7 @, N, _- j) F" G% K2 E
5、Cerdip
& A9 W, `3 h q
' V/ t3 }& G4 P, p- k 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP-G(G 即玻璃密封的意思)。
, n+ e( Q3 k9 `, b# d- e# K0 J& L" D; P2 K) k- h1 u
6、Cerquad5 c2 E% B& g2 e, V
9 a' L6 ]# {! r4 }# F 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。
) t8 J! k i; K/ P+ _- V& ?+ O( n: J) B z# d3 d+ m+ K& ]' `
7、CLCC(ceramic leaded chip carrier)7 v2 y9 k* G- u- @# z1 M4 A
2 g3 {; e8 o- t( x
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。( X1 D! x6 h" e |
, i2 {+ ?% a/ y2 Q; O 8、COB(chip on board)
. Y5 p; W* E i) Z& t* L5 m" c. v4 c! \+ ]
板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。
- ]' Y+ R- N& I; Z1 K
/ S) V# H. }8 \: P2 A! S/ X 9、DFP(dual flat package)
' b9 g# j; U. v) j% e9 G! g& z3 u3 Q- [. j j u% J, K
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。0 C$ Y* i0 _. n# B# G3 D
4 S0 U0 V# P# \; M( m 10、DIC(dual in-line ceramic package). b4 M$ e4 p3 ^+ ~% ~- A% k
& g1 c% t! M8 W4 [# Z0 A 陶瓷DIP(含玻璃密封)的别称(见DIP).; c4 J2 s, Z; P& m
5 \* I& E& t& P5 g
11、DIL(dual in-line)
* D+ R' R3 d* ]- N% x& ~* d
' B$ c% ~9 H+ ^% H DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。6 U, q2 ]' [7 O6 g+ O! b
: k5 L9 H; Y' [( z- f3 q 12、DIP(dual in-line package), @- s# Y1 d# Y
0 V: s* k ~! u. r4 E
双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP也称为cerdip(见cerdip)。! L( g- t3 I, o3 h& [* W) @* |& S
6 ]. b8 e8 h" [ C3 G5 z# H* j* y 13、DSO(dual small out-lint)
' e+ F, q1 `) y! _9 }; [
' x. O( _* V; H# v/ v* i/ } 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
* |: f2 H; n2 `# ?+ y: f' b- K' @( r% D7 y
14、DICP(dual tape carrier package)2 _7 R1 m* Y% H/ [9 W/ J0 c
4 D# C; T: x+ @9 d8 y# L* f5 n 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工业)会标准规定，将DICP 命名为DTP。
3 H1 o+ [$ V3 P% E8 E$ L! |7 K
" {! T2 t! y) U, z 15、DIP(dual tape carrier package)
8 G1 O1 [9 l" e) A
) U/ l+ q8 ^& \0 Q" u! O 同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
( t! r' J- k2 S6 e# T" ~4 Y. N' q0 q' L* T+ I( ?" Y# [
16、FP(flat package) D2 }+ O, d: |/ }: [
& g$ e v3 [4 }3 R7 g2 j4 z/ }: s 扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。$ K0 [3 F8 ~4 c1 z
4 M( E6 ^# B3 e" ~1 r5 j3 E 17、flip-chip
0 q) U9 f3 F$ h" H0 w3 g: {& g; e. a6 o3 Z5 L/ L- s
倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积、薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
2 m) Z9 j9 a5 S
/ T( d8 D& M4 w! z3 r w 18、FQFP(fine pitch quad flat package)$ z0 k2 L0 y9 E" J3 A3 U3 Q9 M" G; {
. Y. n- J3 [2 u% A& H 小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。9 x( K5 D1 q. J6 t
7 ]/ T1 f1 _0 p 19、CPAC(globe top pad array carrier) z% m4 c4 u4 F, M7 Z) N/ }5 n/ x. u
& i# U5 ^/ E1 O& ~ 美国Motorola 公司对BGA 的别称(见BGA)。
9 n R9 v l: W* ?) \& n* n9 u
/ q- [9 h! I0 o 20、CQFP(quad fiat package with guard ring)
- {4 U6 ^7 f. ?
* Q6 V9 P, r; a. P3 H 带保护环的四侧引脚扁平封装。塑料QFP之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。 在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装在美国Motorola公司已批量生产。引脚中心距0.5mm，引脚数多为208 左右。
( l G- X/ L, l% ?. q$ m, Z3 o+ |. ^" Y9 q
21、H-(with heat sink)
! z6 f" Z% k+ M" U( ` U
3 k: I/ x+ t9 i4 |# V# N8 q. t 表示带散热器的标记。例如，HSOP 表示带散热器的SOP。
" P4 `9 O" r0 S* Y% i* c+ t2 ]0 E5 C; o1 ~! g; n; c
22、pin grid array(suRFace mount type)- }/ A% Q9 s2 p9 q
2 Z) \4 M- L7 S0 O. p) \8 ?
表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。, R# Z9 @/ g! U/ ? I
; B7 `- d# q. U- y: @% F) L% A7 Y& R
23、JLCC(J-leaded chip carrier)
. ?, {% O5 Y) H Q) f0 p* l6 `4 w) `: R: x
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
6 A: Y* l. M) c6 P0 [; i% B( [- P$ x5 }: T
24、LCC(Leadless chip carrier)) s# G- Y3 Y$ D5 t9 Q% @0 u
& y1 r% U" u+ _: h3 ]. H: r% J
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装，也称为陶瓷QFN 或QFN-C(见QFN)。
* ~7 f. a% v: g8 q* W( h* y9 c% \/ n8 c# Z
25、LGA(land grid array): F( t* A* B; n' @: U2 ?) m) t
" X* E% ?8 P+ z0 p. Y" j2 L2 c, ?
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用 。预计 今后对其需求会有所增加。5 w9 L9 [# M, ?7 h4 Z
: H& Y, n1 _( | 26、LOC(lead on chip): Y7 Y0 m6 q" `, ?# e, B
* u z$ _$ a) n% q+ p
芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
7 c$ Q" ^- B- _* y5 B2 D9 y N4 ]2 n; b& V" p
27、LQFP(low profile quad flat package)
& c- }" P6 d; L4 K+ Y) ~8 W3 x8 Y/ L' _6 m
薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。: d: o4 ~- T2 x5 J2 r: `7 C0 z: O* s
" ^ ~' p+ I4 A! y
28、L-QUAD7 e/ z1 N+ i" k( j% r; w
: R# J1 Q& \ y% r
陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。 封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种 封装， 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
9 T8 L ?. I1 I& Z$ d
; d! ] E+ b8 Y" t! T& x Y. ~ 29、MCM(multi-chip module)4 Q& d" @' t* H* x o
z/ t. P- O- e
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM-L，MCM-C 和MCM-D 三大类。 MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。MCM-C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。5 C4 l' P( Q; I( i# n6 z& T
8 }9 V3 c) P! r3 A6 y4 x! t4 Z
MCM-D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是的，但成本也高。
/ c- K) @0 A$ x! Z& ~2 ~( J8 n( x1 w6 c2 F2 f! G
30、MFP(mini flat package)" u, }- J3 F7 ^; R+ Q
" v' ?& J- d8 d/ a
小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
! b2 _1 K! X" j* O/ w- S
R5 p$ U. a* T |
|
/1 
发表于 2021-5-11 10:38
收藏
淘帖
支持！
反对！