|
|
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？：
* U# c; V5 _( }+ @4 R, y `8 ~电平*时间的这种约束的芯片比较少，通常可以按照这个来约束，一般DDR会这样说的。
1 m8 j4 e4 {, H% a
, i2 i" B+ ]) s3 S, {9 G& \那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？
: U% G/ P* H7 B2 r' w) I# c0 `：这个给SDRAM的时钟，通常是CPU倍频得到的，就是CPU的系统时钟过一个PLL得到的。
& T1 c- ?5 y2 G" w, J! S
" M* F& h# M( ^ \' s
4 o4 M# a$ e3 h% F9 E, E用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？： 不能看出来，这个是做信号质量，不是时序分析。5 `# m' h ]- z
J! r! Q7 i; `
1 b/ v! H, F! k- j) p驱动端到接收端的Tflight多少才是合格的呢？这个看你的时钟和数据的关系。
! ? C7 |5 l7 c b3 V) Q
7 a/ }$ B: F* n3 F1 G# n* l + S+ z; h4 J! C
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？ ：这个你要仔细看手册，就是的D触发器采样的基本原理。余量可以等于0. |
|
/1 
发表于 2008-11-4 16:16
收藏
淘帖
支持！
反对！
发表于 2008-11-5 20:34
楼主