TA的每日心情 | 奋斗
2020-9-8 15:12 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
先 进 封 装 技 术 ' o& w: e/ }2 ~- \" y8 h
InFO（Integrated Fan-Out）
. Y+ w% D" ?# U# O3 QCoWoS（Chip-on-Wafer-on-Substrate）
0 }, h* P2 w7 a$ S1 f- D* G7 d8 LHBM（High-Bandwidth Memory）: _3 B. a& Z, B/ s& h, _
HMC（Hybrid Memory Cube）6 V: G1 `/ Y1 B+ w; v; T* o5 w0 S4 e8 O
Wide-IO（Wide Input Output）- J6 ^$ Q; Q+ t+ Z2 w, V
SiP（System in Package）
7 _5 f; N0 x5 V$ g O. t9 a% m) a1 b 人 工 智 能
% n: J6 H C7 H* H6 fAI（Artificial intelligence）人工智能
; U4 C! Q; m: X+ w0 b0 Y3 U+ h
( N2 T# L3 Y* M: U, ^4 l/ ^ InFO（Integrated Fan Out）
$ |$ m! {8 t& \) S+ ]3 c首先，我们来了解一下InFO（Integrated Fan-Out），集成扇出型封装，说到InFO，我们先要了解一下FOWLP。% f/ K H% b7 Y2 C5 c" S
* z* h5 Y3 t2 M+ \ ]/ a% f& l晶圆级封装WLP（Wafer Level Package）主要分为Fan-In和Fan-Out两种。传统的WLP封装多采用Fan-In型态，应用于低接脚（Pin）数的 IC。当芯片面积缩小的同时，芯片面积内可容纳的引脚数减少，因此变化衍生出Fan-Out WLP 封装形态，实现在芯片面积范围外充分利用RDL做连接，以此获取更多的引脚数。
" m0 R9 M6 a6 u5 U; W3 ]) |" x N5 t0 F/ q# H7 }+ Y
FOWLP（Fan-Out Wafer Level Package）中文全称为扇出型晶圆级封装，和Fan-In对应，采取在 Die Pad上直接向外拉线出来的方式，成本相对便宜；另外，封装尺寸比较小，比较薄都是其优势。但在大尺寸封装中（例如超过 30mm *30mm），蠕变疲劳和焊接缝的问题比较明显。FOWLP可以让多种不同裸芯片，做成像WLP制程一样埋进去，等于减一层封装，如果放置多层裸芯片，等于省了多层封装，有助于降低封装成本。下图为FOWLP工艺流程简图。
+ v: n4 K9 Q1 g5 {. cFOWLP由于无需使用载板材料，因此可节省近30%封装成本，且封装厚度也更加轻薄，有助于提升产品竞争力。- Z. o3 h% F6 B+ b6 w2 v6 N
. X+ P+ C* M" ]* rInFO（Integrated Fan-Out）是台积电首先开发出来的先进封装技术，是在FOWLP工艺上的集成，可以理解为多个芯片Fan-Out工艺的集成，而FOWLP则偏重于Fan-Out封装工艺本身。& k+ K! r8 |4 M3 N3 c% r
. \3 w$ s& I9 e% l+ N1 w
InFO给予了多个芯片集成封装的空间，可用于射频和无线芯片的封装，应用处理器和基带芯片封装，图形处理器和网络等应用的芯片封装。
7 |: m* w0 m; g4 w8 a$ }' v7 s* o# y8 I7 T& F& F) L, o7 u% b' g9 s# V
早年，苹果 iPhone 处理器一直是三星来生产。 但台积电却从 苹果A11 开始，接连独拿两代 iPhone 处理器订单，关键之一，就在于台积电全新封装技术 InFO，能让芯片与芯片之间直接链接，减少厚度，腾出宝贵的空间给电池或其它零件使用。
1 y+ V @! Y$ _# x苹果从 iPhone 7 就开始InFO封装，现在继续在用，iPhone 8、iPhone X， 包括以后其它品牌的手机也会开始普遍使用这个技术。, ?3 M8 `: y- d5 t, w
苹果和台积电的加入改变了Fan-Out技术的应用状况，将使市场开始逐渐接受并普遍应用Fan-Out封装（InFO）技术。2 `( n0 p7 i. \6 m" p( u7 a
CoWoS（Chip-on-Wafer-on-Substrate）
- m& M9 T/ c; Y9 s) n |1 m9 M! b' G/ ~' H
CoWoS（Chip-on-Wafer-on-Substrate）和InFO（Integrated Fan-Out）均是台积电推出的 2.5D封装技术，都可称为晶圆级封装。CoWoS是把芯片封装到硅转接板上，并使用硅转接板上的高密度走线进行互联，然后再安装在基板上。, X0 n( C5 V# ^2 ~ K
- K; n0 b7 b8 u ]/ o* ]' XCoWoS封装有硅转接板Silicon Interposer，而InFO则没有。CoWoS针对高端市场，连线数量和封装尺寸都比较大。InFO针对性价比市场，封装尺寸较小，连线数量也比较少。
* V' [) E2 Y/ ]" q" G" Y# [- K. e% |5 w0 f. F
下图为InFO和CoWoS技术的比较。! d$ _! J8 g; |) c
HBM（High-Bandwidth Memory）
% I! x) R' j0 T" v: I
; Y; C& P- g, m" kHBM（High-Bandwidth Memory ）高带宽内存，主要针对显卡市场。HBM使用3DIC技术（主要是TSV技术）把多块内存芯片堆叠在一起，并使用2.5D技术把堆叠内存芯片和GPU在载板上实现互联。
: r, K6 u' c) d1 h2 L0 v! o. a+ `0 S
AMD，NVIDIA和海力士主推的HBM标准，AMD首先在其旗舰显卡首先使用HBM标准，显存带宽可达512 GBps，Nvidia也紧追其后，使用HBM标准实现1TBps的显存带宽。
" |0 `6 b7 m* f& F/ D/ [ HMC（Hybrid Memory Cube）
4 q: ^" [8 ]. y! H: _( a* o
% q6 ~0 v9 L5 p8 JHMC（Hybrid Memory Cube）标准由美光主推，目标市场是高端服务器市场，尤其是针对多处理器架构。HMC使用堆叠的DRAM芯片实现更大的内存带宽。另外HMC通过3DIC异质集成技术把内存控制器（memory controller）集成到DRAM堆叠封装里。$ y% Z! ?2 D. Q0 l: D- G
; X5 e7 ]. }5 p1 |6 h
以往内存控制器都做在处理器里，所以在高端服务器里，当需要使用大量内存模块时，内存控制器的设计非常复杂。现在把内存控制器集成到内存模块内，则内存控制器的设计就大大地简化了。此外，HMC使用高速串行接口（SerDes）来实现高速接口，适合处理器和内存距离较远的情况。
8 D7 s- g- f; P% d Wide-IO 5 r# _1 | f& }4 k' J
+ y+ d- C3 `0 d" |# ]; s) UWide-IO技术由三星主推，目前已经到了第二代，可以实现最多512bit的内存接口位宽，内存接口操作频率最高可达1GHz，总的内存带宽可达68GBps，是最先进的DDR4接口带宽（34GBps）的两倍。0 B" c. C5 C8 s( \9 M% O
Wide-IO在内存接口操作频率并不高，其主要目标市场是要求低功耗的移动设备。% q& m3 [- x( }8 W! Y! }
SiP（System in Package） ! }- G/ p. K y1 D x7 D- _
* m# Y7 r1 V/ p& n, Z9 n/ k. G1 ESiP（System In a Package）系统级封装，是将多种功能的芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。- u% N1 {, {5 `- g
SiP将多个具有不同功能的有源电子元件与可选无源器件，以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装，从而形成一个系统或者子系统。* H1 Q7 o8 ^+ l
先进封装技术有两大发展方向，一种是晶圆级芯片封装(WLP），在更小的封装面积下容纳更多的引脚数；一种是系统级芯片封装（SiP），该封装整合多种功能芯片于一体，可压缩模块体积，提升芯片系统整体功能性、性能和灵活性。 r" J4 b& |0 |& b
广义来讲，SiP属于先进封装。但通常来说，先进封装更强调工艺实现，InFO，CoWoS，HBM，HMC，Wide-IO都属于先进封装技术，而SiP则更强调系统实现，只要是在一个封装中封装了多颗芯片并实现了系统的功能，则可称之为SiP。所以，SiP的含义更为广泛一些
: b$ |) |, a9 Q" }' W
& O0 `% R W- A. U2 Q |
|
/1 
发表于 2020-8-25 10:48
收藏
淘帖
支持！
反对！