|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
1．引言
( S+ h1 t2 e1 Y印制线路板（PCB）是电子产品中电路元件和器件的支撑件，它提供电路元件和器件之间的电气连接，
/ O1 {. g. T8 w* L' q' h它是各种电子设备最基本的组成部分，它的性能直接关系到电子设备质量的好坏。随着信息化社会的发展，+ _. I' b# ^2 }# `8 r) k% v
各种电子产品经常在一起工作，它们之间的干扰越来越严重，所以，电磁兼容问题也就成为一个电子系统能# z* n+ h' h d$ F. f+ _. p: \
否正常工作的关键。同样，随着电于技术的发展，PCB 的密度越来越高，PCB 设计的好坏对电路的干扰及抗 s) @; k6 R; b8 C' b9 [
干扰能力影响很大。要使电子电路获得最佳性能，除了元器件的选择和电路设计之外，良好的PCB 布线在电
8 t0 m/ K7 t; T) I8 N2 W, C. m磁兼容性中也是一个非常重要的因素。) z. ]2 L! M% I! _/ _
既然PCB 是系统的固有成分，在PCB 布线中增强电磁兼容性不会给产品的最终完成带来附加费用。但是，
3 D L4 [! m& P- K1 r; D; N1 l( q在印制线路板设计中，产品设计师往往只注重提高密度，减小占用空间，制作简单，或追求美观，布局均匀，* |* Q, _, w1 W) t4 G2 \+ k) q
忽视了线路布局对电磁兼容性的影响，使大量的信号辐射到空间形成骚扰。一个拙劣的PCB 布线能导致更多
" \3 Q! Y7 @% G的电磁兼容问题，而不是消除这些问题。在很多例子中，就算加上滤波器和元器件也不能解决这些问题。到
3 D; K: T% Y' ` ^$ _) C' B最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB 布线习惯是最省钱的办法。0 p3 u, P/ V [' S7 n' V. E3 w
有一点需要注意，PCB 布线没有严格的规定，也没有能覆盖所有PCB 布线的专门的规则。大多数PCB 布
5 h* g7 v. N' w; j$ {线受限于线路板的大小和覆铜板的层数。一些布线技术可以应用于一种电路，却不能用于另外一种，这便主
# |, b7 @$ v; o要依赖于布线工程师的经验。然而还是有一些普遍的规则存在，下面将对其进行探讨。( g. }2 J$ Q1 [) V9 O/ E
为了设计质量好、造价低的PCB，应遵循以下一般原则：( N5 }. c5 Y/ F/ [) X
2．PCB 上元器件布局
0 e& |: d3 X' C首先，要考虑PCB 尺寸& c4 @5 ?" H2 U& Z0 ~- k. m
大小。PCB 尺寸过大时，印
7 N6 d' p) V: h- _3 F制线条长，阻抗增加，抗噪7 Y# G/ ?/ `! |
声能力下降，成本也增加；6 Q& Z0 G& \. N+ {' _5 ~9 J
过小，则散热不好，且邻近7 Y7 v1 L0 T5 t; n
线条易受干扰。在确定PCB/ v( g! ? C" W7 v7 A4 H- d# h
尺寸后．再确定特殊元件的$ \7 Q$ C9 z" }
位置。最后，根据电路的功
( m1 Y+ E( Z3 W3 S6 _& y6 d能单元，对电路的全部元器
' y* ~5 o( v1 n4 I件进行布局。) [4 |3 V$ e; x7 t
电子设备中数字电路、模拟电路以及电源电路的元件布局和布线其特点各不相同，它们产生的干扰以及! k8 }2 r P; B2 X2 i
抑制干扰的方法不相同。此外高频、低频电路由于频率不同，其干扰以及抑制干扰的方法也不相同。所以在
: b! h) X# {/ t. \ Q& W. V元件布局时，应该将数字电路、模拟电路以及电源电路分别放置，将高频电路与低频电路分开。有条件的应
2 i9 c6 z1 j7 }使之各自隔离或单独做成一块电路板。此外，布局中还应特别注意强、弱信号的器件分布及信号传输方向途& ]4 d- Q* c4 q5 s0 B3 _7 ~( K
径等问题。% S w# K. v; J2 v' S2 @0 ?: u
在印制板布置高速、中速和低速逻辑电路时，应按照图1－①的方式排列元器件。
# Z1 g$ n# ` ]; `3 s* W$ {在元器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗. [* y% S9 u6 g8 v
噪声效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题。原则之一是各部件之间的引线要尽
: u, O. y, F4 ^量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部" x( ]6 h" N! ~2 i3 y& v
分合理地分开，使相互间的信号耦合为最小。如图1－②所示。& L* M# b! ?6 I% {, o
时钟发生器、晶振和CPU 的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、
1 S+ F5 V/ v2 G. W4 v大电流电路等应尽量远离逻辑电路。如有可能，应另做电路板，这一点十分重要。.....附件内容有更丰富的内容。 |
|
/1 
发表于 2012-3-19 20:59
收藏
淘帖
支持！
反对！
