TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要
% q" M. v) c' K9 s% j在解决方案中使用WLP ( wafer-level package )封装技术可以减小器件整体尺寸和降1 m j. x2 m0 [" O# v" J1 W8 p1 O
低设计成本。然而当使用WLP封装IC时, PCB的设计就变的复杂,在设计中假如粗& J5 P3 y0 j7 u4 `
心大意,那么这个设计可能出现问题。本文将介绍PIN 间距为0.4mm和0.5mm的/ b2 D, }; H! Q0 O' ^9 A
WLP封装IC，在PCB设计时的注意事项。
- u; m- c4 H# D+ p简介2 @! E" T9 k) B5 C+ q* V, D
当设计一个系统级电路时, PCB生产制作的费用是永远躲不过的,但是我们可以使用6 d3 G' E" G( k! ]) W# y
小封装IC (例如: WLP)，来压缩PCB面积,从而节约成本。5 H; x/ S4 T3 C1 e! d. S- j
WLP封装比之前的封装都要小，因为它们没有焊线( bond wire一硅片到基板的连接& O. b9 K4 c# [5 j% Y k8 c+ T$ |
线)，而是直接建立在硅片上的，如图1、图2所示。这种封装技术即节省了开发周
6 Y3 |: B- o0 @6 f7 Y期又节省了封装成本。然而,为了最小化PCB成本,在Layout时需要进行更多的考虑。
8 P' t3 S/ T4 _( s. m+ j本教程就介绍了WLP的Layout技术,遵循本文档技术要领进行PCB设计,可以降低- R5 @* u, _2 [9 R8 |% G
风险,使系统更加稳定。
* y0 Q8 O) C' r% k8 Q K+ l6 ]# W- N6 j3 L" w# R
" D/ j6 b2 t4 n# y0 n |
|
/1 
发表于 2019-12-20 10:25
收藏
淘帖
支持！
反对！
发表于 2019-12-24 19:31
这都要隐藏啊……