本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 芯片SIP|封装设计 › FC+WB的设计，导入原理图后，芯片层怎么放
返回列表 发新帖
查看: 1003|回复: 8
打印 上一主题 下一主题

FC+WB的设计，导入原理图后，芯片层怎么放

[复制链接]
冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    跳转到指定楼层
    1#
     楼主| 发表于 2024-3-6 14:24 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    FC+WB的设计，导入原理图后，芯片层怎么放？6 D5 m7 W: \( w) z9 n2 J
    提前建好FC WB芯片的库文件  导入原理图后，怎么放置芯片。WB芯片层怎么放才能引出手指？
    " s# |8 A" N1 r& X; ^( o

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    雨宫莲
  • TA的每日心情
    开心
    2025-2-12 15:43

    • 签到天数: 65 天

    [LV.6]常住居民II
    推荐
    发表于 2024-5-13 17:13 | 只看该作者
    1. 导入网表2. 将所用器件放置在Layout中，此时默认是Flip Chip' r+ O0 i+ N+ q& J" ^' N
    3. 点击左上角Edit - Die Stack，弹出对话框
    $ m* v8 n; \, a9 w/ D4. 从“Die stack name”下拉列表选择想修改的器件，左下角的“RefDes”栏会显示器件的位号如“U1”( A! y0 T8 U  N8 u; ~
    $ \- E' @. z; H$ z$ {3 v
    5. 分别从“Attachment”和“Orientation”下拉列表选择“WIRE BOND”和“CHIP UP”，点击“Apply”7 k; G3 {/ I: y8 N: U
    6. 此时修改后的器件从FC变为WB，焊盘所在层也变成DIE层而不是Top层$ |! g3 y) u8 p: q1 `! I3 E$ c
    （如果修改不了可能是当前叠层结构缺失了Die stack层或者器件含有Fixed属性）
    # [! L1 z9 ~+ @4 F* C( d+ ?/ n" Y
    4 T: o& r( |: k7 R1 B  v

    stack.png (106.45 KB, 下载次数: 6)

    stack.png

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 1 反对 0

    举报

    tencome

    该用户从未签到
    推荐
    发表于 2024-3-15 11:50 | 只看该作者
    冰睡着的水 发表于 2024-3-15 10:40+ n* l9 [/ Q8 k# i- j
    麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑 ...
    ( c2 X; a1 F, j7 m* o
    最简单的做法：  这几个名称都改成 U5 应该就可以。5 j) v9 B8 `3 T7 F7 A

    5 w3 E- z5 q# K: _4 m5 n9 c- {
    ( v% i# F- n' K, J  J>PCB Footprint = Name   = U5, q! i+ ]# T+ c9 |0 Z/ j/ a& Z( x
    >Reference = RefDes = U5
    / ]/ a8 g% w" @. f! o( D2 sDEF Design:  好像没限制， 也用U5最省事。    ( p% b: j  n/ \% A9 D3 ~' ]; D0 s5 U+ K& |

    8 V/ T4 l/ p; @* |4 p  F; g6 T) J) |- M& x
       
    ) Q5 r3 C& U! Y) [/ @7 d; D# \6 N: x+ H
    ; l! F) V+ V) C6 i, d) j
    6 S1 {$ s6 n8 {7 P

    5 e/ j0 z8 Y7 A# t8 X3 {
    ( `' v9 ~+ W, ~3 B  r! y
    * K6 E' M/ Z) l8 q8 b! V5 y* j
    2 X' p' h- }% u  C

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 1 反对 0

    举报

    Sleep_xz

    该用户从未签到
    4#
    发表于 2024-3-7 10:58 | 只看该作者
    有截图吗？把有问题的地方截图

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    tencome

    该用户从未签到
    5#
    发表于 2024-3-7 11:14 | 只看该作者
    WB 芯片单独用 txt 格式导入， 再导入原理图就行。
    8 u- G* E: o5 \  b" p1 T$ [% m

    点评

    冰睡着的水
    WB用TXT导入后 为什么一导入原理图，之前导入的芯片就不见了？  详情 回复 发表于 2024-3-13 17:21

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    6#
     楼主| 发表于 2024-3-13 17:21 | 只看该作者
    tencome 发表于 2024-3-7 11:14
    9 d: ^5 p- H  l; T% x( YWB 芯片单独用 txt 格式导入， 再导入原理图就行。
    - z5 c" D+ o9 g: G6 f6 |
    WB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？
    , d  u* S8 D+ ?1 h! v+ c4 q6 Z

    点评

    tencome
    txt 里面的命名与原理图命名有差异。 txt 里面的 Name: xxx DEF Design: xxx RefDes: xxx 这几个命名 要与 原理图里面的 名称、footprint、 XXX (好久不用原理图，忘记了) 一 一对应才可  详情 回复 发表于 2024-3-14 15:40

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    tencome

    该用户从未签到
    7#
    发表于 2024-3-14 15:40 | 只看该作者
    冰睡着的水 发表于 2024-3-13 17:21
    0 e8 z% w0 D# s) VWB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？

    0 d% \+ ^- J9 C! ^txt 里面的命名与原理图命名有差异。 # G; v) A% E' D& V) b1 C6 i
    % i7 i6 `1 B$ h
    txt 里面的8 ^- @% y0 x7 |( |$ }+ w  e
    Name:   xxx) Z0 ~( O$ h: z3 g* a( h
    DEF Design:  xxx                                       
    0 G: ]. \4 I% Z( c. }2 tRefDes: xxx
    : e1 v8 }& }2 R: V+ g- t3 O2 |9 ]6 W3 N& g

    $ t$ s! W; V( X' {# h这几个命名 要与 原理图里面的  名称、footprint、 XXX (好久不用原理图，忘记了)      一 一对应才可以。
    % A7 N+ M- ^2 v7 P- p
    8 K6 b& O+ t! O7 R3 c5 w$ a% ?5 k

    点评

    冰睡着的水
    麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑到L1层，不在die层  详情 回复 发表于 2024-3-15 10:40

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    8#
     楼主| 发表于 2024-3-15 10:40 | 只看该作者
    本帖最后由 冰睡着的水 于 2024-3-15 10:46 编辑
    ! k+ y+ _! L0 p, R8 y' f
    tencome 发表于 2024-3-14 15:40" {) o" O+ N4 _' U% ?: v7 |
    txt 里面的命名与原理图命名有差异。 ; w- u1 U" l4 a+ |

    % S. n  ^7 u1 l. ?' ^  H! n1 atxt 里面的

    : n- Y2 i4 {4 M麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑到L1层，不在die层
    ( h8 A0 v7 L- c; p+ U

    d14c97fb-0190-4255-874a-3073c2d52fb2.png (16.48 KB, 下载次数: 7)

    d14c97fb-0190-4255-874a-3073c2d52fb2.png

    e2f5121b-78ca-4e71-8025-907239203c5a.png (24.21 KB, 下载次数: 5)

    e2f5121b-78ca-4e71-8025-907239203c5a.png

    点评

    tencome
    最简单的做法： 这几个名称都改成 U5 应该就可以。 >PCB Footprint = Name = U5 >Reference = RefDes = U5 DEF Design: 好像没限制， 也用U5最省事。 [attachimg]386608[/attachimg]  详情 回复 发表于 2024-3-15 11:50

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-24 21:00 , Processed in 0.156250 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表