|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 kxw102 于 2009-8-25 20:45 编辑 , f5 W; l' C* y0 _1 E8 _' U2 A* I
9 E8 J I- V; s" Y% c# D如题，小弟最近学习这个东西，画了一个层次图，如下面，第一个是顶级图，第二个是CS1的次级图，每次生成PCB网表的时候总是说1）ERROR: [DRC0004] , t! ~* c1 P* w0 l* S4 u$ C
Possible pin type conflict
) g( S# U& ?: [OutN Output Port Connected to Power4 I8 y5 v, U: a: b, [* r
% {( S: O& Q' o; ?4 E/ ?
2)ERROR: [DRC0010] Duplicate reference V1
0 ?, ]+ Z7 i6 k5 U还说我的两个V1相冲突了，但是这是两个层次图啊。。应该不会冲突才对阿
6 L0 w+ U- t8 T. w& b) ^4 v) i: W5 E% w5 |
, E, P9 d; `8 s; x$ |. E![]()
+ @5 s" U V' p0 p! ~ M
1 c' k" R6 p( ^$ x w: k: f" ]3 M' i$ h5 u
![]() , M& \( m% W6 d6 R3 p4 T
9 q3 a! N5 n- |8 }! J
" W! n+ ~+ G0 x$ ^2 V
顶级图和次级图可以优先同的Reference吗？可以相同的网络吗？ |
|
/1 
发表于 2009-8-25 20:42
收藏
淘帖
支持！
反对！
楼主