EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 alexwang 于 2020-5-7 09:11 编辑
! o! L8 N% b7 a: z' O! _) B. I- Y$ R
SRRC传导辐射过不了？AD软件怎么搞？看大咖们怎么说！ EDA365原创 作者：EDA365-WH、EDA365-Jacky 3 K: a" s$ A* s6 @+ }9 L: E3 \, F9 b9 X: O; p2 A0 _
夏天来了，空气开始燥热起来。 ! C. E; J! p3 ]- ~
陆妹给大家整理了上周EDA365各个学习交流群中的精彩讨论，汪老师、何老师等大咖也是“亲临”现场，亲自授教，给大家解决各种困惑问题。 : K1 ^* Y& u* t$ S+ K- w
/ g# X2 \- P/ l/ {& G5 R. s) F- E 一起去看看吧，也许是你正在纠结的问题呢！ 9 b: T5 u% i; j6 t) l& \$ G0 ?3 m. y* K& n
2 \1 O! _4 E0 N1 @
/ a; g9 K4 a! m, H# _6 }01、SRRC传导辐射过不了，有人遇到过这种问题吗，怎么解决的？
7 E. G, H: P, X$ o
% ? I2 q+ u( P1 z$ `3 C8 i
' A s9 E( }/ E, Z
2 E5 r2 }" M2 I7 ]3 T4 ^2 ]' x2 V+ q. s2 U
n4 O9 z2 j; Q/ ?% |EDA365-WH：问一下，原理图是谁提供的，芯片到B1之间为何射频通道无匹配？你测试的是什么信号，现在的信号像是单音信号，而不是射频调制信号？ 9 Q% h% B$ D; Q
提问者：原理图是巴伦的规格书中参考设计。 / j N0 O2 G* {- L
提问者：蓝牙认证常用的三种调制，怎么会不是调制信号？11110000、10101010、还有个PRBS9，这里说的是发出来的数据包格式，调制方式是:GFSK。 - H! F6 q- @- u; i' y- `
网友1：是传导杂散还是辐射杂散？传导 ？不像是其它地方的干扰，传导能扫到，辐射根本就没有，感觉是芯片或者巴伦出来的。 ) j4 H8 {/ ~. w4 Z F
EDA365-WH：蓝牙设置变化频点的话，这个干扰点是否变化？ 1 c. |* O2 F( S# t' x" \9 \
提问者：有变化 * O8 o) ]% H6 t; n& a6 @ ~1 l
! b/ A* k- o& r+ H4 ?$ R6 s- ?2 x 3 g$ ~0 s% H* E4 Z
c( k1 A1 G8 B3 n( \9 Q( q6 S+ R- W% R6 W
- N& Q/ K0 W1 G; \
9 d: q/ z& [0 }3 o, M4 @! e9 r& i3 e' w$ K# c* s
) V: K c) |6 B- X网友2：检查下电源，看是不是电源带入的。 & n2 h" z. S1 j: S, [
) y+ \& T' H' G$ e EDA365-WH：给个channel39，即输出是中间频点的， ! P5 s& ~ M8 W, ` F ~( w
) u- V: c) C& ?$ e! j* l 目的是看这个信号和主信号之间的关系。从上面两张图的表现看和主信号间隔32MHz。但奇怪的是现在只能看到一边，或者上边，或者下边很不合理。所以需要你主信号为chan39的测试结果，看看是否两边都有？ & L* n7 W) L2 _2 e, t7 O% x
7 K2 S! G) t" _" Q4 A) _# u f0 I& A, N6 ]6 c1 c- J/ t
3 e+ l0 D8 o; V% t( @& Q
' A1 r2 n* I: x, H& T6 u参考的PCB 走线，我个人认为这张图上的AVdd和VDD 连在一起，不是好设计。调试时，你试试A1脚的电源单独用外部电源供电。 : M, w, R1 m# d& q/ X4 G
& N: j# _5 f0 h8 H# V2 `8 G" Y( Z0 t 提问者：之前都是在实验室测试的，刚才弄了一个小时，在公司测，竟然测不到那个干扰。有自己测试过传导杂散吗，看看我是不是哪里没有设置到？ 3 r% T' U& I- W c. p. u
9 v6 V2 J9 ^/ L: Q6 H7 a EDA365-WH：测试杂散的过程：1、设置测试信号范围，通过start和stop；2、设置RBW；3、峰值检波设定。 $ e7 }2 B/ g2 d- G
# b" r4 o4 n3 `: J3 z4 D! z9 R2 X 有个前提，设备要正常工作，输出满足要求的调制信号和对应的输出功率。 " P" v9 A$ {+ s0 C' f' x6 z4 v. W1 G0 l% a0 v4 b: Z) C
提问者：SPAN BW sweep 都是跟实验室一样的设置，检波方式尝试了峰值检波、RMS检波等都一样的看不到那个干扰，我现在也不知道这个设备正不正常了？
6 |8 s- F" L9 K) e& G; A
EDA365-WH：从现在的视频上看射频信号，它都不占带宽了，粗看上去更像一个单音信号了。 * p; x9 x) k) ^6 H4 ~2 z$ ]! {0 r9 I; q% `: q
02、各位大神，请教一下，像这种SSMP连接器焊锡位置跟产品射频性能(驻波)有关系吗？ 8 a8 ]8 @6 a/ k9 D
* y4 Y7 ~; H ~8 U' i - ~2 l, x8 U: J( ?/ X
* v2 V5 }. x* d% T何老师：如果频段很高，就有关系。有多大关系？可用HFSS仿真。厂家要求是对的。建议在EDA365网站问这个问题。
5 T$ ]7 j8 d6 A5 I) W! N5 D1 \0 ~
提问者：好的，谢谢何老师，但我跟厂家沟通过，说没关系，只跟可靠性有关系。我们是Ku波段以下，请问影响大吗？ 5 h: v5 A+ I5 w/ n
! k3 c" p2 q$ ~ M# L" s! V# m
" {! s- S1 a2 ^+ l5 W1 S# [. K( n8 U2 o0 p" n' O+ K$ p) |8 A& Y; n4 h
出现了这个谐振峰问题，请问是连接器焊接的问题吗？
% m. r: C. L$ d+ D2 L1 F) @
网友1：你测下驻波？ ' ?- y' X2 S5 O: R5 s, R; o$ X3 b/ e) j3 q* C! l+ T
提问者：驻波没问题，连接器的接地位置应该不会导致谐振产生吧？ , f8 {' t5 K {' Z2 [, o2 r7 |) j$ ?( S, |+ b
EDA365-WH：肯定有影响呀。 " s& x4 z$ l- ^
提问者：为什么是在一定温度下产生呢？也不是最低温度？ 7 _ H, Q! o( ^0 q @& {
/ o. X! H: x5 y: l% p- V) w d0 Q EDA365-WH：Eda365 网站上有片帖子，说明一个SMA插座的接地孔设计不当，直接导致了一个谐振点。产生的根本原因是出现了一个谐振体，比如空隙等。 & x/ v/ j& T$ |/ |- ~" w* Q+ @3 N* k& ]; }4 B& T
提问者：您的意思是焊缝有问题，而不是接地距离的问题？
3 q! Y0 `! k) x. ^1 h! c, l% d6 e
EDA365-WH： 你的高低温度范围是多少？ ' S" M! A5 y+ Y% X2 n) h. |* g, w# {. B! U4 r
提问者：-55到+85 . r& k6 V \. w5 G& G) P% d9 o% L" i1 A
EDA365-WH：其它什么都不变，只有温度变化，在5摄氏度下发现10G谐波？完整描述是这样吗？ ! Y) Q' e% F' j9 e1 L0 j
提问者：是的，您认为是什么原因导致的？ * Y+ l* z! L& h4 _- ]# u
EDA365-WH：因为看你仪表输出，本身带有增益，说明，你现在的测试不仅仅是接插头。所以建议，1、先探明一下这个谐振点发生的位置到底在哪儿？方法：1、有源电路扰动，2、接插头挤压扰动。 5 ~+ J7 w9 ~: I
1 z6 j7 M! S# g6 e0 f$ l8 ? 提问者：挤压扰动的意思是？ " f- ~$ w' H+ \- w' }8 D
% Q$ ~* v' }+ c4 z0 p/ R2 { 网友1：驻波没问题的话，你可以弄点吸附材料，看能不能改变一下谐振点。 * B: K; V% @0 D7 R( r9 Y( N2 l% o; A8 w1 n# n x8 ~3 }
提问者：好的，我做工艺的，也不太懂，我让他们试试。 % S7 M6 z2 n8 H
6 Y5 R* v6 J- o+ q1 y EDA365-WH：用手用力压，力量造成的SMA接触位置形变一般会比你说的几十度温度变化造成的形变大。 * V g8 W# F$ {6 z$ c; x+ r) E4 b( ]7 m6 q. ^* U' K
提问者：好的，我让设计师试试哈，谢谢。 8 [' O( ^) K! S) U, _* Y: M- z! Z$ N$ r: l+ G
03、请教下，si9000算阻抗的时候，表层铜厚的选择，是要加电镀厚的铜厚吗？如果1oz的基铜厚，计算的时候是应该按1.4mil计算还按加镀铜后的总厚度2.9mil计算？ 很多厂家给我是按1.4mil计算，然后调整的，是不是不对啊？请各位老师给个意见和看法，谢谢！ ' ]) N6 t9 z: m1 A9 Z" r3 }
' a; }7 p2 r$ U1 ^4 E5 T! p! e 网友1：你让他给你出阻抗报告就行了，让他们控制好。 & e1 F |& ]5 |4 S) P& W1 d
# u& ~9 b; T/ A) s, y. n 网友2：很多工厂不愿意给阻抗报告的。 7 e- p7 N, U3 @. ~/ N, x4 Z9 a% V. N: P% A+ k0 H; e* U( P$ Z' }( j
网友1：那他们怎么保证他们控制的阻抗在范围内，这个说法不合理吖！ ' }# q5 {4 f1 g, K& P
网友2：很多工厂都做不好阻抗的。 6 M5 h8 M+ P0 O( i2 s- m q
9 l$ Y$ ?% n- m8 v% Y 网友3：双面板怎么做50欧阻抗啊，1.6mm板厚。
% F( h: b7 z2 y" m
网友4：共面地。 7 |" X( L% f: e# P ^
网友5：用这种模型就可以了。
; o/ a7 U+ \& P) @* f' q+ D
- H+ X6 z. h4 B$ m8 k
4 [' U1 r/ Z7 {& O, {8 j( u! ~4 ^
网友3：线宽要23吗？W1怎么设置？ : a S6 g# F( U p& `( s @# d
" S. b4 y7 @6 }, h 网友5：这个根据实际情况设置。 " f# h1 v6 j2 L1 y: q& `! \4 W; ] ~4 o' U9 O E; f+ X
网友3：不是底面铺地吗？ - i8 s/ f% N+ w' ?
6 G, O9 f- S6 i" @! v* B2 n/ |: w% f 网友4：标准线宽减0.6mil。
# x* P+ q: f1 @4 e6 c- K
网友5：底面的地实际计算的时候影响不大，我是这么用的，要问问群里的大神老师们，不知道对不对。 3 d7 h- o9 @2 C& r* g4 e9 T: Y
- M* i$ T0 U% K 提问者：线路厚度你取的1.2是不加镀铜的厚度，加了镀铜会厚一些，有些说法说要加镀铜厚度，不知道是不是？ * W6 V, W5 Y6 _% T7 h0 ?
网友5：根据实际需要可以设置，POLAR右边那些参数要找线路板厂要。距离厚度线宽等等，调整到50欧姆，调到合适你的要求。 0 Q* U# M$ W( Y4 ~8 l; \# {
网友4： , ?3 Q$ _* x9 s* ]- N0 R1 A
- [) L/ R# C! |( W2 |" P; |# ^) Q5 u" i1 S5 f) E) L# x2 P1 l! U
; r0 }+ |# s$ C, a- |
! Y" K1 b1 `( G1 U: u, n7 C. t6 G
( E. p. @8 C4 X0 h% [2 h& ^网友5：最终还是要仪器测试一下保证一致性。 1 t6 Q: w2 K5 F" l
网友4：是的！设计端给出理论设计参数，生产制程通过加工工艺实现阻抗要求，最终出货前进行仪器检测、提供检验报告。 ) n, {5 k5 K3 w4 K5 q g5 w0 ?& I3 K4 Z1 O% }- N7 E2 r; d
何老师：群里也潜伏高手啊！提供的带地平面的共面波导模型，就是解决双面板厚介质的阻抗控制。我在EDA365公开课（4月13日）上也讲过。 04、各位大师，请教个问题：AD软件的原理图怎么到cadence 的capture里面编辑？ 4 k, a' i5 x3 \6 _
# h1 @9 l) d- Y9 b& I3 S 网友1：在AD里直接编辑就是了，最后倒出来网表就行了。我记得还有版本限制，只能导成低版本的orcad，所以直接导网表最省事，没版本限制。 4 {* b: T2 z2 x# V$ r n- ]# q+ [% M
提问者：想要用AD里面的封装去设计新的图纸，导网表不够用。 9 _' T" W: O8 V! X/ N3 ?' c& q- \5 k+ z
网友2：capture里面有AD转换器，需要AD的prj文件，只要在AD里面将SchDoc文件，.PcbDoc文件另存为ASCII码文件，然后保存编译文件*.rjPCBStructure，和工程文件*.PrjPCB，最后在capture里面导入工程文件就好了。 - ^5 s& i7 Z- O; q4 b) V- q7 h# a) T/ i2 R& @4 r( d l! }. k
& k& _+ t0 f3 H8 A
) i5 _8 K- }. |7 b你用的哪个版本capture？ 1 F7 a: v" R. q. a% Z2 @; A
提问者：16.6的cadence。
* C4 }9 Z' I* Y' x7 a
网友2：16.6是可以的，好像再低版本就不行了。 / f. {8 v2 X' s( G' H3 n: z/ m: o' Z& p9 {. I% S0 l. F! U
& d# R+ O5 Q7 V: Y8 _% Z! @* w
网友2：PADS Logic原理图可以通过EDIF格式的原理图数据，直接导入Cadence Design Entry CIS原理图环境中16.6和以上版本是可以的，低版本不知道。
6 Q1 F7 g( a/ E# j- ^, f$ M
提问者：我试试看，非常感谢。 * J! g! V4 B+ Q2 z3 h* i, W5 B: b! K. T$ P
网友4：具体怎么操作，可否指教下？ 0 }2 J( q9 G3 P( g* J0 D" d
网友5：两条差分线的间距在哪里设置啊？ " i7 G, i* I1 j' _3 f. T3 D: L! p' D, a
3 X* q. J. I4 V* h F/ Z# m' Y# {- I6 H- T- Y8 u D3 W# _7 m
网友4：是不是说这样PADS LOGIC就可以转成orcad。 & A7 p5 C5 d. U9 {, _4 D2 N1 t: @$ J P3 W
贾老师：这份资料给到大家，可以读读看，很多问题便可以迎难而解。（公众号首页回复“贾老师”即可获取！） 7 ^, v& S3 l2 U6 }
网友4：我以前在ti官网下到原理图就是这样操作的，成功过，但是AD或PADS的原理可以这样转成orcad吗？有没有试过。 1 N/ H+ Y0 x( j. K. q3 f6 y& M3 `( \: z0 V' ?- x& v4 V7 F" a
网友2：AD是肯定可以的，我转过，原理图pcb都可以，PADS只是看了教程，因为还没有pads软件最近也用不到，所以没试过。 $ T1 G$ k! |4 A* [0 T
! Z( j9 j. A6 X6 ^: o5 i' \1 f" X$ [
排版编辑丨陆妹 8 v5 z5 n# P- A8 W3 E7 P
注：本文为EDA365电子论坛原创文章，未经允许，不得转载。
( S U# Y/ z8 }% j6 `: @ | 
/1 
发表于 2019-6-14 15:02
收藏
淘帖
支持！
反对！