关于网站域名变更的通知

EDA365电子论坛网»电子社区 › 研发技术版块 › 芯片SIP|封装设计 › 为什么芯片核电都设计在封装中间

发新帖

查看: 974|回复: 5

上一主题

下一主题

为什么芯片核电都设计在封装中间

该用户从未签到

电梯直达

跳转到指定楼层

^#

楼主| 发表于 2024-7-31 22:23 | 只看该作者 |只看大图回帖奖励

回帖奖励

|正序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

请教，为什么芯片核电都设计在封装中间？谢谢

收藏0 淘帖0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

TA的每日心情

	开心 2023-5-15 15:25

签到天数: 1 天

[LV.1]初来乍到

推荐

发表于 2024-8-1 10:37 | 只看该作者

将芯片核心置于封装中心有助于优化热量管理。芯片在运行过程中会产生大量热量，而中心位置使得热量能够更均匀地分布到整个封装，提高散热效率。有助于维持芯片的稳定运行温度，还能延长其使用寿命。

中心设计也便于信号传输的优化。芯片的核心部分负责处理和传输大量数据，置于中心可以缩短信号传输路径，减少信号延迟，提高数据处理速度和效率。这对于追求高性能的电子设备尤为重要。

点评

谢谢分享。不过我说的是IC封装设计时，比如已设计好的FPGA的1.0V这些核心电源一般分布在封装中心是因为什么？详情回复发表于 2024-8-1 21:04

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持 2 反对 0

TA的每日心情

	擦汗 2024-5-14 15:27

签到天数: 1 天

[LV.1]初来乍到

推荐

发表于 2024-8-2 10:31 | 只看该作者

从没有想过的问题，不知道是否正确。
换一种问法：芯片的差分管脚、高速管脚为什么几乎都是在芯片的外侧几排？因为这样好出线，如果外侧几排大多是电源，那么要走同样多的高速线，PCB的层数就需要增加。
（并没有回答核电，另外我用过一款IC的核电不是在中间，中间那块小方格是GND，外围一圈才是核电）

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持 1 反对 0

该用户从未签到

3^#

楼主| 发表于 2025-3-24 23:12 | 只看该作者

EDA365_MaFu 发表于 2024-8-10 20:00 g1 h5 E/ G2 M/ r$ u1 |
缩短封装到晶圆的路径

你好，不是很明白。是主要缩短电源的路径吗

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

TA的每日心情

	衰 2025-9-27 15:01

签到天数: 124 天

[LV.7]常住居民III

2^#

发表于 2024-8-10 20:00 | 只看该作者

缩短封装到晶圆的路径

点评

你好，不是很明白。是主要缩短电源的路径吗详情回复发表于 2025-3-24 23:12

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

1^#

楼主| 发表于 2024-8-1 21:04 | 只看该作者

ad_gao 发表于 2024-8-1 10:37
! Q- G! G( |7 G5 Z+ w将芯片核心置于封装中心有助于优化热量管理。芯片在运行过程中会产生大量热量，而中心位置使得热量能够更均 ...

谢谢分享。不过我说的是IC封装设计时，比如已设计好的FPGA的1.0V这些核心电源一般分布在封装中心是因为什么？

无标题.png (50.98 KB, 下载次数: 130)

无标题.png

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-24 14:06 , Processed in 0.187500 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表