|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 tencome 于 2018-9-12 22:39 编辑 * K9 B/ k4 _7 c' d L5 C
5 i* r5 q: X. eDDR 芯片仿真数量的计算0 K7 R; e" |, ?* i2 ^3 m
7 `7 R" u8 V% P# E+ D
用Q3D仿真了一个 DDR芯片的封装基板进行RLC参数提取，由于封装芯片内部有2个die，2个die一模一样，只是焊线的长度有差异。
. O* Q* N$ o7 i' d" g仿真出来的数据有点奇怪。附件是仿真数据。
5 j, E8 R+ _! u# F
, ], |1 ~# n' Q) H: B例如 网络A1
% F) i" }* B- `7 I! p: r4 s0 N! h0 Q1 o- |# k! R6 g: r- r/ f7 d
1. 电容只有1组数据，但是电感部分为什么会分成了DIE1 和 DIE2？ 能不能让电感也变成1组数据？
! C3 ]( Q I. r. d2. 由于DDR封装基本的RLC参数是需要满足JEDEC标准的，因此需要计算Zpkg和Tdpkg，电容和电感用那个数据？或者需要计算方式？, j, g; a; d8 w0 i
有没有大神帮忙算网络A1 的Zpkg和Tdpkg是怎么计算的？
* _) d X9 l) f" r L( Y8 e/ O: w4 A, L6 t, G
& k& b4 f6 B' e5 Y4 d/ J8 S8 ^! z2 Z6 x) `9 k
' n- f, p7 H( U( \* R! e: l |
|
/1 
发表于 2018-9-12 21:52
收藏
淘帖
支持！
反对！