|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 tencome 于 2018-9-12 22:39 编辑 ! {1 }* f, Y4 y. _
% x; X, ?9 c a& c/ q8 e; rDDR 芯片仿真数量的计算
( Q8 X( K7 a7 Z4 L/ q9 z5 T, I! K, c# z4 i# b5 X
用Q3D仿真了一个 DDR芯片的封装基板进行RLC参数提取，由于封装芯片内部有2个die，2个die一模一样，只是焊线的长度有差异。/ u$ s3 F) Z! R6 K; k g# Y
仿真出来的数据有点奇怪。附件是仿真数据。
7 y0 y1 s& o7 P% ^1 L }: M" x3 Y$ I* f- g$ {
例如 网络A1 2 y# `! l' U3 J2 ]7 z
% Z3 `+ ^- W- [, L
1. 电容只有1组数据，但是电感部分为什么会分成了DIE1 和 DIE2？ 能不能让电感也变成1组数据？' v, S+ ~6 S! s: i1 g8 b! d
2. 由于DDR封装基本的RLC参数是需要满足JEDEC标准的，因此需要计算Zpkg和Tdpkg，电容和电感用那个数据？或者需要计算方式？8 s( w5 ?& i+ p$ H1 |
有没有大神帮忙算网络A1 的Zpkg和Tdpkg是怎么计算的？
6 `/ W3 g2 A6 G+ A5 o7 U- I6 S6 A. D
. v! h0 S3 L* b; X! R) ^+ ^. u# S, z/ ?0 J3 L3 _9 Q y7 b0 s9 c
! V; o" M- V9 y0 j" w0 ?. f
8 h5 e2 b: u ]8 {
|
|
/1 
发表于 2018-9-12 21:52
收藏
淘帖
支持！
反对！