新手刚接触Candence的SIP封装设计，主要是想知道这个和普通PCB导入网表和DIE封装有什么区别？2 @0 Y8 `: Z% O4 I& k
1.网表都是Captue CIS软件导入的那三个 .dat 文件吗？ 0 c( C$ ^, a9 s: \% `+ |2.网表是一样的话，他怎么知道我哪个芯片是die形式的，因为die的封装（dra和psm文件）里的焊盘应该是实际不会做出来的吧，焊盘不应该在TOP层4 u2 r9 r. z% n$ O& s
3.wire bonding那个触点是中后期加在基板上吗，那他怎么和已有的die封装组成一个symbol呢，我看别人的板子，我选择symbol是可以将bonding和die焊盘一起移动的. }2 p& C a1 h5 v. z L
/1 
发表于 2017-11-24 18:31
收藏
淘帖
支持！
反对！
发表于 2017-11-29 16:38