|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
大规模芯片都集成了很多功能模块，但是在实际的电路设计中不可能把芯片所有的功能模块(或者说接口)全部用上，因此总会有或多或少的管脚会“用不上”，那这些未用的管脚一般怎么处理呢?
/ U: g8 j2 c6 U$ _管脚一般大致分为如下几类：
/ e& _6 `1 D! E" b1）input 输入；
}' [4 N( w1 W% Q2）output 输出；
7 g4 N6 N& Q! r! w3）Bidirectional 输入/输出; ^" N, b, n4 k: Z; [& `& X
4）power 电源地
/ ~ p# P* n/ M. g
$ o9 x9 ]" z v$ l i0 B, Y0 u, O& X
于输出管脚Output pin，除非芯片有特殊说明和要求之外，都是可以直接悬空处理的；# ?- @( o7 m' V6 s$ Z
既是输出又是输入的Bidirectional，一般这一类管脚通常就当做输出管脚来看待即可；
4 y- B4 {. f, @: Finput 对照器件手册里说明的设置：6 x r0 i$ H& P2 P1 w6 z7 v+ s
1）时钟输入类功能的管脚，不用时直接接地处理或者通过一个下拉电阻接地，防止管脚受到干扰影响芯片正常运行；
0 o) g+ _ h7 ?: Z: D0 c _2）一些使能控制类的管脚，如果不使用，最好上下拉到一个固定的功能触发电平，让管脚有一个稳定的参考电平输入；
. E Z3 I; l7 A& i3）对于硬件配置类功能的管脚，不用时也需要固定为高电平或者低电平，当然大多数的芯片内部一般都有默认的上下拉匹配，也可以选择悬空处理，但是如果是比较敏感的信号的话，外部一个强制的上下拉会可靠很多；
+ p/ Z1 p5 d6 f9 D* E+ g1 X( C4）对个别管脚在不确定的情况下，最好把上下拉电阻都预留，调试的时候可以根据实际表现来选择是上拉还是下拉；! `8 X2 x/ a/ a1 i1 @" F
4 b3 T6 q3 u; O2 J2 S. `/ ^
' p3 f4 [/ i+ v: x各位大神们 ，这样是不是就比较全面？还有什么需要注意的吗？
# j5 D$ v7 F6 @0 J$ I7 B& j; [ |
|
[复制链接]
/1 
发表于 2018-4-11 10:19
收藏
淘帖
支持！
反对！
