我用cadence16.5 conceptHDL设计原理图，完成后道pCB，我使用的Top-down式原理图设计方式- u+ e8 L9 n( l" D$ C
导PCB时提示“Connectitivity server is unable to load design. The .xcon file might be missing or incorrect. Your design needs to be netlisted in 16.4 or later version of Design Entry HDL" " e& A* h1 r$ w. Y" u: g+ j, X. x( p& ]" K" w7 q5 f% {
这个是由什么问题导致的？# O1 V3 f- c* }
/1 
发表于 2016-8-4 20:08
收藏
淘帖
支持！
反对！