找回密码
 注册
关于网站域名变更的通知
查看: 259|回复: 1
打印 上一主题 下一主题

Xilinx.com 和 Xilinx 技术文档中的常用术语定义(8)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-15 09:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Q3 Z$ i/ D- P% k  C) n7 v5 k
Q
# V" ~0 _; P% n6 E7 }& I# a正交! s! J' d0 s  Y7 {8 D
: i/ O- D( L2 @0 `9 @
QAM
7 y6 e; f; J# C( }$ m9 G) @: x正交幅度调制, ]% u: P: x) r& |* P

6 T/ z; M9 n- BQM4 A, b/ L' G7 j. u, F; L
正交调制器0 k/ Q$ q3 s- Q& Q8 n- o
% y+ W+ d% Q7 I" ]+ }9 y3 F
QMC; b4 M8 d9 @1 |* n
正交调制器校正
8 c$ ^  n1 Z7 Q# q5 C& |, ^7 J, s
/ J1 ]% E" ~+ F! Y- y5 OQW、QWORD
# I" R# |+ A  C6 X四倍长字。八字节。
& e% v7 m1 E0 @+ M
( q, Q: C) J; s6 s
! d4 r- E4 V1 E9 _R; q2 E7 F, O0 \- S2 d
6 l& i- h* M1 `6 j7 {1 ~+ t  I
R/W
. p1 z9 a7 M3 ?  w/ H8 F4 S读/写2 @; H; _6 e3 H9 h  ~
- b2 W$ p: i3 q" i4 x+ Z1 J* a( S
R/WC- w. C6 s* E0 N
读/写清除/ l- S3 t' m! O- d7 x

4 O. o" t3 c) f. N. R( z- jRAC  m& K1 I6 I2 J
读取地址信道控制器0 C( a0 O6 l. D+ [% n* y

; v/ w9 N( `6 [  @竞争检查% s6 s3 B' N4 R
是将数据从源寄存器传递到目标寄存器所用的时间与驱动每个寄存器的时钟线的歪斜量之间的比较分析。如果时钟歪斜大于传递时间与保留时间之和,则存在竞争情况。
2 s6 D; Q6 }% J
' v: F. {  R' }" d8 n3 I2 l基数
' u& q# c6 |3 H( J5 {通常为二进制、八进制、十进制或十六进制基数,在波形查看器中会使用这些基数来显示波形。
+ y! L' F' Z& X( `# h2 L! X( F8 U& |% C! ]; D3 U' H' u
RAM- a" N: i0 ^' A- x7 J7 |( |! P
随机读取存储器。读写存储器,其访问时间不依赖于数据的物理位置。( C: d- |! `  t
1 L# U7 S, u, P& P4 I* }
基于 RAM 的 FPGA5 s; J1 M+ d; t" P0 P
是其配置数据将编程到随机读取存储器中的 FPGA。您可以对这些器件进行重新编程。
! ~5 g' n/ I, M1 r: [( y$ x
* l0 m2 z, W+ `' \- i  ~RapidIO# [4 W. W5 s' K0 b; U
一款适用于嵌入式系统的新一代交换结构互联架构,同时针对高带宽与低时延进行了优化。在 250 MHz 及更高时钟速率下,最初的实现方案有望超过 1.0 Gb/秒的吞吐量。应用将包括网络、多媒体、存储以及信号处理领域中的嵌入式系统。, |3 P' @7 j  p. z2 ~
, f6 V" G1 [' P& [
rat's nest, z& U( {$ k$ v* O* x  j9 M* W/ K% X4 _
是一种由线条组成的图示,用于表示在 Floorplanner 窗口中放置的逻辑之间的连接。3 }2 L( d7 B: D: H' F6 e' j0 I
8 q9 R: D2 b# N
RBT 文件* u7 C% X5 i4 R; \9 t" w' n% F5 k! ^+ P
原始 BIT 格式文件。ASCII 版本的 BIT 文件。% b* @' ^! n8 ]( y
3 h/ i6 N; Y& E5 h
RC8 J: e0 G9 u2 z2 Z- m& g( D
根联合体$ n- _! m% ^. T( e4 C

. t5 y2 G- f4 |! o8 T* hRCB
, W0 I8 k5 [* v: b1 p7 G& q读取完成边界2 h3 L4 H3 i$ A' e! F

! o# I5 C' |- Z3 j  Y# _RC/EP( j0 E; ~- o6 F% V; k$ h
根联合体/错误毒药$ B0 h7 v# B$ X

& r, U" P9 M5 X8 ^6 wRDC
/ A: Z( a6 k) [1 }' b读数据信道控制器- T- G5 _* i, S/ @; n3 ~5 C

2 k8 F/ m( L  \% `0 mRE
3 l. m+ J, E! R5 T& f' c4 t7 G无线电设备
- d* r# f7 ?3 F' L2 I2 l/ v: L+ i0 b' l+ i7 {( ?
读回
! {* b/ z# p8 [: H- G是将下载到 FPGA 器件上的逻辑读回到源的过程。目前提供了两种读回方式。
' V) o- e7 l! C( `
  • 逻辑读回通常伴有比较检查,会验证是否下载了完整的设计。
  • 状态读回存储在器件存储器元件中,以确保器件能按预期那样运行。# `! C2 ^: f2 Y; f
6 T( K. D% ^' p7 T- R; M
/ I- p) b7 k, ]# Q- V5 i% P' b6 H8 F
可重配置计算
5 A! m4 u( W0 }* D% h一种在系统设计中使用可编程逻辑器件的方法,可修改基于硬件的逻辑执行各种任务。众多优势包括使用更少的组件、更低的功耗,并可带来高度的灵活性。此外,还可对现场联网设备进行远程升级或维修。
$ R8 k& i  N& u% K) @- P. n$ i5 v2 T- W
REGAD
  ?; S; Y: ^7 ^寄存器地址3 a" n* b4 t3 C% ~( R6 b

7 t& y% ?" |( N% u4 s% e寄存器4 W  G5 A& \$ m$ x6 k/ @* z. p
用于存储位(1 和 0)的数字电路。
0 @' J$ M) g7 S6 x9 k9 f9 [& T6 ?1 Q: x- i/ V; {: s) k1 o
关联布局宏
游客,如果您要查看本帖隐藏内容请回复

: X9 W  ~9 B0 c- W) s
8 O  n) J1 a( w
1 `$ O( V" M& t& O
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-25 00:16 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表