请问关于xilinx 7 Series FPGA pin Swap的问题

zsuhh · 发表于 2016-2-15 12:47

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 zsuhh 于 2016-2-15 12:53 编辑

在ug586_7Series_MIS.pdf文档中关于Pin Swapping有下面几个描述：
（1）Pins can be freely swapped within each byte group (data and address/control), except for the DQS pair which must be on a clock-capable DQS pair, and CK which must beon a clock-capable p-n pair.
---------------这个是否意味着数据组组内除了 DQS pair外，其他pin脚可以自由交换；地址组内出来CK pair外，其他pin脚可以自由交换？？

（2）Pins in the address/control byte groups can be freely swapped within and between their byte groups.
---------------这个是否进一步说明地址/控制组内出来CK pair外，其他pin脚可以自由交换？？

另外，关于16-Bit DDR3 InteRFace Contained in One Bank的那个表中，对DQ1, DQ0, DM0, RESET_N , RAS_N , CAS_N, WE_N , BA2的Special Designation作了特殊要求为CCIO-P,CCIO-N,如下图。是否这些pin不能随意交换？

菩提老树 · 发表于 2016-2-15 13:06

同组可以交换，除了DQS外

zsuhh · 发表于 2016-2-15 14:24

菩提老树发表于 2016-2-15 13:06
, V7 I+ X0 S7 V, _# b同组可以交换，除了DQS外

麻烦问多一句：是否意味着同组中DM0可以和DQ0到DQ7其中任何一条交换，同理,DM1可以和DQ8到DQ15其中任何一条交换??数据线之间的交换可以理解，只是放什么数据进去，再取什么数据出来，结果一样。只是DM0是否可以和数据线交换就不太确定。另外，根据Xilinx 7 Serial的文档，似乎地址线也是可以交换？？

菩提老树 · 发表于 2016-2-15 21:07

zsuhh 发表于 2016-2-15 14:24
( u- j+ q. {4 O4 W; R7 u麻烦问多一句：是否意味着同组中DM0可以和DQ0到DQ7其中任何一条交换，同理,DM1可以和DQ8到DQ15其中任何一 ...

DM是否可以交换要具体看，最好DM与DM换，因为有的DM只是input，而不是IO口

帐号		自动登录	找回密码
密码			注册

请问关于xilinx 7 Series FPGA pin Swap的问题

EDA365欢迎您登录！

点评

点评

浏览过的版块

推荐内容 /1