|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 hi_yjs 于 2013-4-6 21:25 编辑 0 v7 A. r3 {; s- r. k1 B" ~: n
/ r4 l* q8 ^; i0 r- P
原本的偶，在浴缸里扑腾几下，没被淹死，就以为自己会游泳了~
) _9 S! Z6 |& Q3 B这次参加Jimmy的培训，一个一个的巨浪打过来，才明白什么叫知识的海洋……
- C" C4 S$ m$ {4 [- { G这次主讲是92年的肖美女~/ x* J. e; i& ]; I" M
自卑啊~人家美女这么年轻，就已经如此有气场了~
; M- i, f5 u9 u3 y4 e& e而且讲得也非常有条理、深刻……, x! \* u9 H: y
比较有感觉的就是，不墨守陈规，敢于突破教条，懂得灵活变化……
$ }; z6 S, k/ _* c0 K% E这也在于“知其所以然”！如果只是知其然，必不敢，也不懂得去灵活的变通。9 e2 @ L- p; h* a+ I, n, ?
只有知其然亦知其所以然，才懂得、敢于去变，去优化~
& {, G ^$ j- t4 V8 t! P9 X
# _% q( n& T! L3 y5 E4 |/ l Z3 t! eOK，废话说得有点多了~& a3 y5 `, @4 U
下面，偶就跟大家分享一下，偶这次培训的笔记~
, O" v" ]7 T/ L' o% V2 k纯属抛砖引玉~/ ~ n7 c8 T) O3 ?& @- k: C0 w
5 r/ u( g: H# K一、何谓电源完整性设计8 F( x+ q6 Q. D0 P% v- D5 j, N# o
电源完整性设计研究的是电源分配网络PND（既从电源的源头-稳压芯片-平面-芯片引脚到芯片内部这么一个网络）。5 H8 V1 y0 G4 Q0 i9 e; `" O" X- E- j
, @! j' T; B" X7 I3 _
二、电源完整性的目标- N+ c! s, J6 M2 p2 ] A5 q
电源完整性设计就是要把噪声控制在允许范围内，保持芯片焊盘上的电压稳定。4 A$ J; J) e& {5 F. R
+ y4 `' f9 q& B: I+ Q
如何做到这点呢？这就要求我们知其所以然了——噪声从哪来？通过控制哪些量能控制噪声呢？
6 T1 ?$ Z) k3 S- N 电源的波动，其实是由芯片内部造成的！( n- f3 ^& m. _ ~
芯片内部状态转换过程，电流必定会产生变化，而这个变换就导致了纹波的产生。
9 F* b" ~! f; a8 P& e# Z 这个电流的变化是不可避免的！那么根据欧姆定律我们要让波动保持在一定范围内，就只有让阻抗尽量低！7 M S' h2 e0 H& ~+ {# ?9 m
, j3 o1 M# I1 W. H/ n5 b- K9 w
三、电源完整性的实现方法2 P" k7 h+ F+ q& O" U
1、电源模块
! v0 z f, N9 y9 M6 c; x 电源模块一般靠近板边、电源入口摆放。; ]5 P) n) U, S8 Z% |. K. q' J
但也不要教条地就认死这一规则。如果某电源模块，只是给单独一芯片而不是整板供电，自然就放在芯片附近即可。
7 m' O- w( T3 E0 y; R 2、内层平面' @8 ?+ J* q$ V' x- Q/ q* ]9 [# z& I
尽量使电源层有紧耦合的参考地平面。这其实本身就相当是一个电容，比外接的电容要强大的多~ ]5 a. c, s# _! f
叠层时一般都是对称的，并保证至少有一个电源与地紧挨着。
+ _# `6 G, @: E' s. a 两个压差较大的电源平面不允许在一起。! d3 f2 n9 `( N9 _+ T
3、多种电源的分割3 b: ^9 e$ S) R4 f. |
分割后的电源平面要尽量规则。这不是为了美观，而是为了避免出现瓶颈。
- {- j# {# v Z' X: @$ G 不要将没有联系的平面之间形成交叠，空间上也不允许重叠。
( z3 j j' `5 ?9 m% q7 S0 l9 F 即分割后的相同平面（如模拟或者数字）无论在哪一层的投影都应该是形状相同，位置相同的。1 C. H g# K$ X- x5 L Q b
1Oz铜厚时1mm的线宽能通过的电流分别为：表层1A，内层0.5A。, t h1 C2 p7 G. g9 U# Q
VIA则按孔的周长来等效走线宽。如0.25mm的孔，周长为0.25*3.14=0.785mm,可通过的电流为0.785A.
, I8 Q6 ]1 U8 |7 J; _0 I 4、供电芯片
5 a( [* K, r4 S$ o4 |4 d 大电容谐振频率低，滤波半径较大，可放在芯片周围；
7 a+ g* I+ Z: \9 c: ]2 K% | 小电容谐振频率高，滤波半径较小，必须靠近芯片引脚摆放。
8 e8 x) O$ D: w1 w9 D+ ~. C$ M5 f" V 为了降低电容的等效电感，可以采用多个相同容值电容并联的方式进行滤波。并且摆放是要正反交错，以让电感相互抵消。
/ y! S* U r* ^. i
0 v' L Z" S2 X9 N& C' [/ M* P
9 _5 y& A: P* G上面我就回顾、总结一下，偶这菜鸟在这知识巨浪里头，偶尔挣扎着吸取到的一些东西。
8 b! f1 E& \* ^0 H! M6 Q不够完整，甚至可能会有些理解上的偏差，还望各位多多指教~9 s) D: K' S% c
下面我想用本次培训的几道思考题作为结尾：
( L) X# M6 `" e; u7 g) d* m1、为什么大电容可以放在距离芯片较远的位置，小电容要尽量靠近芯片管脚放置？! I- V( Q4 [5 m* v/ v( r
2、如何估算线宽和过孔的过流能力？
e5 l7 C- I% H1 Z b3、叠层是否是走线层越多越好，只要保证电源能连通就可以？
: b6 j" Z8 z/ ?+ c4、为了降低电容的等效电感，可以采用多个相同容值电容并联的方式进行滤波？
+ U' N% h3 q% ^9 c8 E0 Y* s! C
2 a9 x" [( ~- Y* W; }$ X" H |
-
1.png
(193.88 KB, 下载次数: 4)
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2013-3-31 01:24
收藏
淘帖
支持！
反对！
楼主
写的不错
辛苦