关于在SIGRITY中处理trace和shape结果差异的疑惑

xhyzjiji · 发表于 2014-6-14 14:31

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在实际的仿真中，当我把PCB板上的trace转给shape后T提取Z参数，POWER SI仿真结果相比较直接作trace处理存在一定的差异性。
这个在高频时候的考虑我还认为可能是作为TRACE和平面的计算公式不一样所导致，后来在POWER DC中计算直流电阻都有很大的差异。
当时的回路电阻trace改shape之前为13毫欧左右，改了之后就12了，差别1个毫欧。
我换了几个PCB文件之后仍然存在。

可否有人帮忙解释一下？
在POWER SI中差异的理论支撑来自哪里？
在power dc中回路电阻的差异又来自哪里？

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] 关于在SIGRITY中处理trace和shape结果差异的疑惑

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1