TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合# l) O; e1 O; \$ G
CadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence
4 v, T- D* u0 A" E6 |+ E) p3 ^APD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方6 y7 u7 e+ N9 M
法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。
+ ~, {1 j$ U, U. _# W关键词: Cadence APD、 SIP 设计、BGA 封装设计
6 N( V: @$ Q w" f" {' b: [& L1引言6 b" |) y% r I* u' `8 c6 i
随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小
% x1 M% e! r+ M# g1 A型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集# d$ P! r% v/ W- A( @
成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发9 t6 E- C1 |2 W' t% X. t
周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装
( e# z! `. q' F0 b: F对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC3 r3 d. ~5 m0 H$ b) y+ y' d* ]9 q
成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封
) D4 Z# `5 x4 P( ?8 N装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)" ?& } O8 [ s/ w
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
5 B; i. P$ k) q7 p4 d4 u5 g0 D势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
, ~0 ^+ h9 X! v+ G; C! z- t6 y, SStarchips等都已经推出了自己的SIP产品。$ \# G7 ?1 N6 \* R8 O
4 f! i/ t9 j% Q7 O, X5 C2 L) x! t
# y3 l3 w8 {* P- N" o& h |
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……