|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
根据走线规则，和一些前辈的例子指导，自己画的一块DDR2和主芯片的走线，一些细节上处理的不好，没有扇出，只是很粗糙的打的孔走的额线！有很多疑问，希望和走过的和在接触DDR的朋友探讨:" s) J1 w: i2 W
细节上：
1 o, p- C8 p! M0 ~: f9 i% I" n1.我把所有的DQ线都走在了顶层，没有严格的分成两组，长度匹配上也不是严格根据DQS等长的，只是这一组线的误差+/-20,范围是1300~1340mil，让我困惑的是，数据线几乎都要进行时序的调整；& W4 q. {4 E& n% ~9 }$ y
2.为了保证始终线的质量，我把命令和控制走在了顶层，所有的地址线走在底层了
6 h% Z1 R% J* V9 g1 v1 `9 @$ e3.始终的长度是1600mil,但是因为有几根绕的很长，这一组的长度范围是1400~1800mil，在时钟的+/-200mil，但是有几根绕的很长，有两根接近400mil，是不是可以换到底层？7 `% M: [6 ~" r
4.clk要与周围的线有20mil的间距，是在网路中进行设置吗？
4 |. A0 d) B( n2 `5.VREF，我走在顶层的最外侧，是因为这根要走跟粗线；' N6 k: C: v: P% j/ e3 G% p) s
方向上：
8 _+ U) R% H* `& q5 w还有两点疑问：
1 x- N# [1 M' c6 ]1.DDR3可以也采用这样的方案走吗？- z9 F' e% k6 P7 G$ C- N+ u0 b0 P, {
2.电容和电阻没有放上，电源地的处理上，有什么好的建议吗？
( y. l$ ~0 R3 Z+ R/ `5 B* z3.感觉蛇形走线，走的不好看！3 ?0 Q2 y" R3 ^0 x9 X
7 f9 T% I" h9 J3 l! M
|
|
/1 
发表于 2012-1-12 15:38
收藏
淘帖
支持！
反对！
楼主