找回密码
 注册
关于网站域名变更的通知
查看: 543|回复: 8
打印 上一主题 下一主题

RX线下方挖一层是为了降低寄生电容?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-18 09:47 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
之前看过一文章,RX线下方挖一层是为了降低寄生电容,可以在同等阻抗的情况下拓展线宽,降低插损。可是通常只挖0402期间下面的GDN,走线却不挖,走线也就是到BGA的线为什么不挖呢?
7 k- v. \1 `( v5 X4 ~ " Z2 z( q. f* V- Z" S0 N
4 A9 M" Y1 {$ K2 P  K
% }# c$ c% g# i- A: ]9 I. }

该用户从未签到

2#
发表于 2022-11-18 11:12 | 只看该作者
因为器件在高频电路中还有一个等效电路,而且这器件的面积相对PCB的走线要大。
& Z$ |/ d+ n- c寄生电容就是两个极板的面积成成比,两个极板的间距成反比,
% q* m1 Y, B9 g5 k这样在增加了面积后,而为了保证寄生电容不怎么变化,只有增大两个极板间的间距。

该用户从未签到

3#
发表于 2022-11-18 13:32 | 只看该作者
寄生电容一般是指电感,电阻,芯片引脚等在高频情况下表现出来的电容特性。实际上,一个电阻等效于一个电容,一个电感,和一个电阻的串联,在低频情况下表现不是很明显,而在高频情况下,等效值会增大,不能忽略。

该用户从未签到

4#
发表于 2022-11-18 13:41 | 只看该作者
我觉得是0402焊盘宽度比较宽,如果要做阻抗,就必须挖层才能满足阻抗。

该用户从未签到

5#
发表于 2022-11-18 14:03 | 只看该作者
线宽小的走线不要挖,这需要根据计算的,是的参考不挖的这层地的走线的阻抗需要满足50OHM。如果不挖能满足50OHM就不用挖。
  • TA的每日心情
    开心
    2023-3-22 15:30
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
    发表于 2022-11-22 15:01 | 只看该作者
    我理解的:
    : X6 y! t' q; b4 |线宽要保证一致,阻抗连续的问题,且尽量粗,也就是降低插损,还要做阻抗控制;
    3 Q' c% j$ _4 M& L/ C7 gBGA出线限制了这部分的走线线宽,还要做阻抗控制,走线层到临层介质的厚度应该是相对薄点的,并且这部分参考不能挖,不然阻抗没法控制;其他部分结合阻抗、线宽、阻抗连续的要求,就需要挖掉临层来增加介质厚度来满足阻抗要求。

    该用户从未签到

    7#
    发表于 2023-1-8 20:19 | 只看该作者
    BGA到焊盘这段走线   是不能挖空的- A5 Z) @1 b- I  D$ V
    因为为了方便出线   所以这段的线宽   会极细
    9 m: M* ?9 Z2 H  L* G8 u意味着阻抗已高于50奥姆* o9 A. X5 M8 U; T  b0 W0 G
    如果这段走线下层挖空   但线宽又无法拓宽(不然会无法出线)
    4 w4 u0 \# g. ?  k2 s6 W: a那么已高于50奥姆的阻抗  会变得更高  更远离于50奥姆( `* B. J9 n: P7 W9 u' x
    你RF性能只会更差
    . i2 W: C/ ^9 j  r' l2 E# P3 I1 `2 a
    换言之  这段走线  只能牺牲阻抗来配合BGA出线5 J9 t: y7 R3 o" U
    因此多半都很短   也就是零件都紧挨着收发器
    - [/ U/ q4 r$ t& r. R* }3 q% n6 V& s* H, s* U# p  ?) Z

    6 `- C) v3 E0 H6 _再来    如果是其他区块的RF走线
    / ]9 O5 R# g4 L. D4 R; m在维持50奥姆阻抗情况下   * X; H& W1 `, }5 [+ s( e
    挖空固然可以藉此拓展线宽  进而降低损耗
    # P- ^) C' f, d4 F0 k3 x: d2 C) I9 x2 G. ^- Y4 E4 G% j
    寄生效应不一定降低7 |$ ]- U9 [; o' M6 F8 x4 _
    原因是   寄生电容  不只跟距离有关  也跟表面积相关& C0 W# P3 Z$ N

    7 K8 M& N5 g7 e7 ^* o: ?1 C0 {, ]  d. ~
    你现在拓展线宽  等同表面积增加
    , E0 C9 Q+ U$ M. h# k$ B好啦  距离增加(挖空)   但表面积也增加(拓展线宽)
    # `& A+ J- p5 c2 x0 p' q那整体寄生电容  到底增加还减少?
    " J. S% h  z3 R: N; T所以我才说不一定  要计算才知道! J; e& R' z0 r1 Y+ J- \& y
    甚至有些PCB的迭购   计算后会发现
    - q, m) G+ @% n. f6 S4 k在维持50奥姆阻抗情况下   挖空 + 拓展线宽
    : t0 @3 I5 U' L/ i寄生电容反而还略增加咧3 i- a5 p) B( b" C3 m0 _0 x% j7 A
    7 g! _6 S# o, t1 h+ K* K2 X  X7 J) @6 a
    ( ^; s2 I& I- F4 {* H+ S3 A3 f
    而0402焊盘   因为宽度会远大于50奥姆线宽4 j8 i* Q. h3 l3 z1 c4 ?
    换言之  其阻抗肯定远小于50奥姆* Y: l) }$ T/ o% y3 |) v/ f
    因为焊盘大小不会变   所以如果挖空
    & C% s. @# w+ t5 _! U可以使其远小于50奥姆的阻抗提高  更接近于50奥姆
    # _/ `$ L6 |; @# |7 V$ g同时也可以降低寄生效应 (因为只有距离增加  表面积没增加)7 c7 Y, Q  F1 M6 Z
    6 B5 h: w  z& ~; ]0 E" O& T
    所以  做个小结4 D- ^( Y: S8 F
    : A% e1 F3 w5 k- `
    1.        BGA到焊盘这段走线   不能挖空   4 k$ Y. H8 D  Y  K
    2.        其他部分走线  在维持50奥姆阻抗情况下   ) H8 s- Y' q  q/ P
            挖空可以降低损耗  但寄生电容未必增加或减少  
    ' ^* w+ I. ]& ~6 }8 z3.        0402焊盘  挖空可以让阻抗更接近50奥姆  同时降低寄生效应% z1 u8 L& j9 {2 Q! ?& |+ I

    点评

    谢谢分享!: 5.0
    谢谢分享!: 5
      发表于 2024-2-1 18:34

    该用户从未签到

    8#
    发表于 2023-1-16 14:41 | 只看该作者
    学习了,从52RD看到电巢
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 05:08 , Processed in 0.171875 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表