TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要
5 l$ [% \) F" V, W$ T在解决方案中使用WLP ( wafer-level package )封装技术可以减小器件整体尺寸和降 A! K" \ [* p* Q) z) t
低设计成本。然而当使用WLP封装IC时, PCB的设计就变的复杂,在设计中假如粗) j; ]! n( p2 H/ i# p, {; G
心大意,那么这个设计可能出现问题。本文将介绍PIN 间距为0.4mm和0.5mm的* {6 b3 i* P2 S* J4 @# T6 {' X9 U
WLP封装IC，在PCB设计时的注意事项。
$ m: }- u2 u( G: b简介8 o# c, F* N) s( e
当设计一个系统级电路时, PCB生产制作的费用是永远躲不过的,但是我们可以使用
5 ]7 j* G! A1 e7 c6 _小封装IC (例如: WLP)，来压缩PCB面积,从而节约成本。
3 }6 Y" A+ }4 G! b5 T1 z# NWLP封装比之前的封装都要小，因为它们没有焊线( bond wire一硅片到基板的连接) s- w, |0 Z' z% i5 X2 X5 z* w
线)，而是直接建立在硅片上的，如图1、图2所示。这种封装技术即节省了开发周
9 Q& P0 L+ i O/ V' Y9 X期又节省了封装成本。然而,为了最小化PCB成本,在Layout时需要进行更多的考虑。
7 @# H0 d0 K( J4 o/ \本教程就介绍了WLP的Layout技术,遵循本文档技术要领进行PCB设计,可以降低
7 U* q' g8 i5 Z8 Q风险,使系统更加稳定。
, P4 p7 O5 h! i# f, J' j, P2 q
3 \: N+ E- A; v8 N V2 ^. V# H1 U
|
|
/1 
发表于 2019-12-20 10:25
收藏
淘帖
支持！
反对！
发表于 2019-12-24 19:31
这都要隐藏啊……