微带线和带状线设计

lahhse · 发表于 2021-10-18 13:31

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

人们撰写了大量文章来阐述如何端接PCB走线特性阻抗以避免信号反射。但是，妥善运用传输线路技术的时机尚未说清楚。
下面总结了针对逻辑信号的一条成熟的适用性指导方针。
当PCB走线单向传播延时等于或大于施加信号上升/下降时间(以最快边沿为准)时端接传输线路特性阻抗。
例如，在Er = 4.0介电质上2英寸微带线的延时约270 ps。严格贯彻上述规则，只要信号上升时间不到~500 ps，端接是适当的。
更保守的规则是使用2英寸(PCB走线长度)/纳秒(上升/下降时间)规则。如果信号走线超过此走线长度/速度准则，则应使用端接。
例如，如果高速逻辑上升/下降时间为5 ns，PCB走线等于或大于10英寸(其中测量长度包括曲折线)，就应端接其特性阻抗。
在模拟域内，必须注意，运算放大器和其他电路也应同样适用这条2英寸/纳秒指导方针，以确定是否需要传输线路技术。例如，如果放大器必须输出最大频率fmax，则等效上升时间tr和这个fmax相关。这个限制上升时间tr可计算如下：
tr=0.35/fmax 等式1
然后将tr乘以2英寸/纳秒来计算最大PCB走线长度。例如，最大频率100 MHz对应于3.5 ns的上升时间，所以载送此信号的7英寸或以上走线应视为传输线路。

oewqe · 发表于 2021-10-18 15:29

如果高速逻辑上升/下降时间为5 ns，PCB走线等于或大于10英寸(其中测量长度包括曲折线)，就应端接其特性阻抗

rergr · 发表于 2021-10-18 16:04

在模拟域内，必须注意，运算放大器和其他电路也应同样适用这条2英寸/纳秒指导方针，以确定是否需要传输线路技术

帐号		自动登录	找回密码
密码			注册

微带线和带状线设计

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1