TA的每日心情 | 开心
2019-11-21 15:51 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
InFO（Integrated Fan Out）
+ y" _/ o0 T: y. G ]
0 E4 c$ g- B% m0 F* d' B首先，我们来了解一下InFO（Integrated Fan-Out），集成扇出型封装，说到InFO，我们先要了解一下FOWLP。7 j1 l; K$ I9 y! S/ q
1 L2 ^. \$ E3 x晶圆级封装WLP（Wafer Level Package）主要分为Fan-In和Fan-Out两种。传统的WLP封装多采用Fan-In型态，应用于低接脚（Pin）数的 IC。当芯片面积缩小的同时，芯片面积内可容纳的引脚数减少，因此变化衍生出Fan-Out WLP 封装形态，实现在芯片面积范围外充分利用RDL做连接，以此获取更多的引脚数。, O' n: p% R! b: N. w' H
) H2 l5 A1 [, L4 m: ?8 g# e
FOWLP（Fan-Out Wafer Level Package）中文全称为扇出型晶圆级封装，和Fan-In对应，采取在 Die Pad上直接向外拉线出来的方式，成本相对便宜；另外，封装尺寸比较小，比较薄都是其优势。但在大尺寸封装中（例如超过 30mm *30mm），蠕变疲劳和焊接缝的问题比较明显。FOWLP可以让多种不同裸芯片，做成像WLP制程一样埋进去，等于减一层封装，如果放置多层裸芯片，等于省了多层封装，有助于降低封装成本。下图为FOWLP工艺流程简图。
4 D) [3 Y& U: G1 d, x* d3 X5 J+ v, z. R; V6 l
3 j/ M5 y' ~' ?* OFOWLP由于无需使用载板材料，因此可节省近30%封装成本，且封装厚度也更加轻薄，有助于提升产品竞争力。. h6 }1 o5 E7 k0 P# N( W' {
) W4 F o! h: M; v: M1 B _3 H- H
InFO（Integrated Fan-Out）是台积电首先开发出来的先进封装技术，是在FOWLP工艺上的集成，可以理解为多个芯片Fan-Out工艺的集成，而FOWLP则偏重于Fan-Out封装工艺本身。
8 W0 J: m1 U/ v
; R; W% D$ f: ^InFO给予了多个芯片集成封装的空间，可用于射频和无线芯片的封装，应用处理器和基带芯片封装，图形处理器和网络等应用的芯片封装。/ B- f$ V/ l/ M
* u& ^7 X( Z3 @$ j, e
早年，苹果 iPhone 处理器一直是三星来生产。 但台积电却从 苹果A11 开始，接连独拿两代 iPhone 处理器订单，关键之一，就在于台积电全新封装技术 InFO，能让芯片与芯片之间直接链接，减少厚度，腾出宝贵的空间给电池或其它零件使用。8 X0 Z! n- O) P+ Q; T8 a
# T( H4 |) Z n& j8 J N
苹果从 iPhone 7 就开始InFO封装，现在继续在用，iPhone 8、iPhone X， 包括以后其它品牌的手机也会开始普遍使用这个技术。
$ ~- k. s! p) f- c, i$ s8 ?: y' |# j+ R. e
苹果和台积电的加入改变了Fan-Out技术的应用状况，将使市场开始逐渐接受并普遍应用Fan-Out封装（InFO）技术。) s W; z* w& V& C+ e4 e/ m
( O: u# B: C! |# ^( e' X. a0 d+ o+ t; u+ a1 l" r
# g3 ?- P, M: W! l- w' k2 Y g- O CoWoS（Chip-on-Wafer-on-Substrate）# w% F0 y7 e; W; |( ]/ ^! k, n/ f X
" c1 l$ ~& J' R" _- x2 M, T/ X# L
CoWoS（Chip-on-Wafer-on-Substrate）和InFO（Integrated Fan-Out）均是台积电推出的 2.5D封装技术，都可称为晶圆级封装。CoWoS是把芯片封装到硅转接板上，并使用硅转接板上的高密度走线进行互联，然后再安装在基板上。
2 G; L# C$ N% r* f3 l; c
9 y; @! ~* G W5 c' @- FCoWoS封装有硅转接板Silicon Interposer，而InFO则没有。CoWoS针对高端市场，连线数量和封装尺寸都比较大。InFO针对性价比市场，封装尺寸较小，连线数量也比较少。$ s3 E( q: e9 y, }
% E6 w8 L) w3 j" x- @$ e" L8 z8 S7 W
下图为InFO和CoWoS技术的比较。
3 J' _4 v. t- C. Y0 u, b; Q: g5 F- F" R- e$ s5 w# q5 M b; }# W
/ M6 R$ s5 e# k7 \8 [5 _
# R: X `2 R9 T3 J3 l; G/ f2 F
HBM（High-Bandwidth Memory）% g! l! L- G9 b' S8 [
- o- z* L) d3 q& a; w# J) f& T8 y0 I
HBM（High-Bandwidth Memory ）高带宽内存，主要针对显卡市场。HBM使用3DIC技术（主要是TSV技术）把多块内存芯片堆叠在一起，并使用2.5D技术把堆叠内存芯片和GPU在载板上实现互联。* u' x4 ]0 G! N4 z) k
. s E5 X/ J! ]. j5 uAMD，NVIDIA和海力士主推的HBM标准，AMD首先在其旗舰显卡首先使用HBM标准，显存带宽可达512 GBps，Nvidia也紧追其后，使用HBM标准实现1TBps的显存带宽。) h; B% d( S: `* h+ s( s# F
, G1 n" m) H! [3 A8 r7 Z' b9 }5 \1 @9 j8 F% z+ l; g
3 F3 |. k' b* V" U" l0 a8 W Z; \ HMC（Hybrid Memory Cube）. A1 n! f* ]4 P3 K9 c
( m/ e& ]) }* U: h; O. _- \" ]
HMC（Hybrid Memory Cube）标准由美光主推，目标市场是高端服务器市场，尤其是针对多处理器架构。HMC使用堆叠的DRAM芯片实现更大的内存带宽。另外HMC通过3DIC异质集成技术把内存控制器（memory controller）集成到DRAM堆叠封装里。2 r9 ~: s: V9 g4 z: }& }6 r
1 w; h8 N- O( {0 d3 l! T$ K以往内存控制器都做在处理器里，所以在高端服务器里，当需要使用大量内存模块时，内存控制器的设计非常复杂。现在把内存控制器集成到内存模块内，则内存控制器的设计就大大地简化了。此外，HMC使用高速串行接口（SerDes）来实现高速接口，适合处理器和内存距离较远的情况。. `% b8 t5 e' t7 ?2 h w/ H/ [1 }
) b: i1 ]' F, W2 P1 x9 s
, M1 w9 x. K# Y. z3 A
( W# j) e% I% L! `6 v$ f+ Z8 m3 P
Wide-IO
+ Y0 }6 z [$ S. j$ A, R
% [5 U: U" i$ |3 t9 ^( L3 x/ {Wide-IO技术由三星主推，目前已经到了第二代，可以实现最多512bit的内存接口位宽，内存接口操作频率最高可达1GHz，总的内存带宽可达68GBps，是最先进的DDR4接口带宽（34GBps）的两倍。
1 Q3 O+ [ n9 y1 l- P5 ?- o1 D8 L: C( e* g
Wide-IO在内存接口操作频率并不高，其主要目标市场是要求低功耗的移动设备。+ q7 f+ e8 o8 Q6 {( B
& G" z5 O! n7 {3 j: m9 P) ~- w$ m2 j; ^- u D1 D- k9 ^
, A9 W) M* g. ~- l* E1 o
SiP（System in Package） ; U% l! `/ ^. f2 @# F3 V
% u; Z ^2 s3 {, Y1 `( l* c" L) |SiP（System In a Package）系统级封装，是将多种功能的芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。% ?6 i R7 u# T0 |
3 ~$ T( m+ _% o" S" K
SiP将多个具有不同功能的有源电子元件与可选无源器件，以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装，从而形成一个系统或者子系统。* Y7 [$ a" A* a6 }. ]" p6 U
6 i) M4 y+ @) X' N: O' a5 R
先进封装技术有两大发展方向，一种是晶圆级芯片封装(WLP），在更小的封装面积下容纳更多的引脚数；一种是系统级芯片封装（SiP），该封装整合多种功能芯片于一体，可压缩模块体积，提升芯片系统整体功能性、性能和灵活性。
! @- C+ x7 ]2 a; N* s% m( f) }
3 j, v/ U# Z, d; y$ T广义来讲，SiP属于先进封装。但通常来说，先进封装更强调工艺实现，InFO，CoWoS，HBM，HMC，Wide-IO都属于先进封装技术，而SiP则更强调系统实现，只要是在一个封装中封装了多颗芯片并实现了系统的功能，则可称之为SiP。所以，SiP的含义更为广泛一些。0 d1 f" O# @5 x) B/ I
+ a8 Y, \$ c2 ]0 y4 o1 v
: i1 l- y0 F& O; L' g: Z w# k5 @. U: p- y0 b7 ~
AI（Artificial Intelligence）
) u- I3 p6 ?8 f; w3 ]0 N9 y: [/ e. ?9 n( d
人工智能（Artificial Intelligence），英文缩写为AI。是研究、开发用于模拟、延伸和扩展人的智能的理论、方法、技术及应用的一门科学技术。其研究领域包括机器人、语言识别、图像识别、语言处理和专家系统等。
k% E7 d1 S$ M! h- }0 I# }3 y
0 x( j6 M( Y9 Z7 h$ v E7 P& p, l( |人工智能从诞生以来，理论和技术日益成熟，应用领域也不断扩大，可以设想，未来人工智能带来的科技产品，将会是人类智慧的“容器”。人工智能是对人的意识、思维的信息过程的模拟。人工智能虽然不是人的智能，但能像人那样进行“思考”。未来，人工智能也可能超过人的智能。8 r: o2 X# A; ?$ D I1 y# O
. V$ D, o7 p1 |6 n, z& t0 m1 {7 t- {2 ?- i# \
目前，包括手机在内的很多电子产品都搭载了人工智能芯片，为用户带来了丰富的AI体验。现在无论是旗舰机还是中高端手机产品，人工智能都成为了产品的重要卖点。) l4 u- k, O. R7 Y& W8 P) B O* G
% }. Z# H2 I0 j% P6 n在人工智能芯片中，运算能力和信息传输速率成为关键技术，高性能计算（HPC）将成为AI（人工智能）芯片工艺技术发展的关键平台，而包括CoWoS等在内的先进封装和SiP技术将成为AI芯片的关键封装技术。
" e! _& b, a6 {5 j, J9 B: Y8 F/ z& K* v" a: }& a$ \/ `
通常，AI架构包括上游云计算，中游边缘计算和下游设备。通过升级IC微缩技术，改变前端的晶体管结构，并在后端加入先进封装技术，可以提升AI芯片的性能。* b! Z. S$ ^& v6 c+ Y, B
% U0 Q1 {3 T1 O F: V
此外，物联网也在人工智能的发展中起着重要的作用。由于AI芯片要求的高性能，物联网芯片要求低功耗，小型化、低成本，SiP具备的小型化、低功耗、高性能、低成本等特点，必将成为适用于AI芯片和物联网芯片应用的主要封装技术。
( F8 n y! w9 \9 |! q
5 c4 s' d9 [- M# i( t% f& O$ W) U" Z5 _6 ?$ v- t- U0 K D
总的来说，AI技术将会在软件、芯片、先进封装及SiP技术的合力助推下，迎接人工智能时代的到来，让我们拭目以待。 |
|
/1 
发表于 2021-6-24 09:25
收藏
淘帖
支持！
反对！