TA的每日心情 | 开心
2020-9-8 15:12 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
1、BGA(ball grid array)
3 \3 J4 O+ S; @: k+ ?1 }3 w# s7 K' q; B U6 w2 g
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在 也有一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。 美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。& u9 S% T" y' I6 u% S& g$ {
" n* S* k5 S, s
2、BQFP(quad flat package with bumper)
) a% f* n1 o8 k' a- y8 p0 H3 k3 Q4 v8 K' F f( e
带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 W! \% g5 @, U: J) d) Y* G* k( F. y# K
; T# d, A7 ~1 J$ e8 O; @. U9 d
3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。4 U' r* {+ B& A# B
" T; {+ d" F) S) ]3 [/ g+ [ 4、C-(ceramic): M+ m5 f. V7 z5 ?4 ]
8 I5 M% V8 o0 [9 l5 S 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 k- H4 D4 E* m5 H/ J1 q2 H
* E; }& V* a0 ?# ` 5、Cerdip' U0 k* F- a) S1 d' l( k/ E
& T; G& v" q, c$ S8 d
用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP-G(G 即玻璃密封的意思)。" x, ~* r% F# u, I6 T
: G( o! ?. i- Z# ]1 H. C
6、Cerquad
4 ]! f( u$ D1 f. n0 h: e: y; f0 d5 J: e
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。
; u$ Y+ v/ T: T4 O
0 \* t; Q6 z" G2 S+ s% W 7、CLCC(ceramic leaded chip carrier)
* B, V1 J' `+ j* g% @9 R# z1 E4 b$ W; ?5 B$ |2 c7 {8 L
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。
1 u) a8 V6 T6 m& @ l
+ v* v0 {. J. z 8、COB(chip on board)3 R4 c9 m9 [' Y6 n5 g
( |* p1 Z* o$ Q2 b v4 w
板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。( e) C; y8 `- x* O& A* a" Y
2 q: x& c% J3 G/ G7 [# q 9、DFP(dual flat package)
2 i: F; v: F: G+ q; d; B
; `. R: z4 ]4 U3 U# l' G+ c( ]/ { 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
& L# L. ]6 h1 Y6 b5 H P q x4 y" e( ?5 I: X) Z- Q, a
10、DIC(dual in-line ceramic package)* u+ v$ f" p* h1 X6 e3 Z) V; m( g
* c+ z- U. a4 A# B6 e 陶瓷DIP(含玻璃密封)的别称(见DIP).
. W4 L z5 X9 p' c5 \+ z/ w p% ~, ?" r O" [% ~
11、DIL(dual in-line)( \9 j) X2 K1 e
+ T# L( W, s0 F DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。6 G$ f7 f$ u! f/ {# D
+ _3 ?9 C, |, R( O9 Q) n6 r
12、DIP(dual in-line package)/ E& A6 Z0 x: c6 V2 T
+ [! ]) i& B7 n# F* u; p! O 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP也称为cerdip(见cerdip)。) U2 Z; @6 ?1 j5 Z2 [2 ^+ [
8 Y5 ]/ P U$ E3 R$ q
13、DSO(dual small out-lint)
+ R" O0 X3 i, r$ \- u3 B, d; a7 E# P; y1 k/ {8 l
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
+ B; K* U$ \; z9 r" ?& @4 S- x! F* a! Y- M5 a; _: g* X; v
14、DICP(dual tape carrier package)$ ^2 D% `# U. w7 R
/ c7 P, e8 w9 d e/ {+ G% F 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工业)会标准规定，将DICP 命名为DTP。
6 z7 C2 ~2 J( q" k: ^
+ K( S! C! z0 P 15、DIP(dual tape carrier package) C2 m, ?1 z7 X9 q7 d$ v
; }+ A R) a7 ?5 t3 w, g
同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
& K2 u# \4 M" T. M; ~" l0 ]) B# p/ {* O7 O, X# `* \% L' d/ R
16、FP(flat package)7 b9 U: ]1 w8 x, t/ T1 Y! z5 V9 E) m
: c) }2 D& R' B- k 扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
. D. b+ H8 ~& ^1 g) ~+ `7 Q9 L4 _( d1 @6 d6 f( ?: t& Y9 X6 ?
17、flip-chip
3 N" u$ q8 V# S* c5 q$ Y) `8 o0 g. o4 O% x4 J
倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积、薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。5 Q& p) x) k: A+ u
8 w% Z/ f# ]% T* W4 A
18、FQFP(fine pitch quad flat package)
7 e+ ?" n6 B8 }& Q9 j2 @( O# _
! a3 x1 ^8 _0 G# E: B0 M 小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。
$ v% M6 S5 L5 z/ s7 O
% Y# L- x* r; }7 |, m8 H Y 19、CPAC(globe top pad array carrier)
% j9 ]1 X V2 t7 D, i8 Z- B3 N) s, w2 i- e
美国Motorola 公司对BGA 的别称(见BGA)。
0 a) T& N9 D3 E; t" P c) B* D) C" F1 W7 d! f& e0 ?
20、CQFP(quad fiat package with guard ring)
! k1 W. }' F5 W3 t) P1 R0 j' l8 P# {- ~5 F6 D4 v
带保护环的四侧引脚扁平封装。塑料QFP之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。 在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装在美国Motorola公司已批量生产。引脚中心距0.5mm，引脚数多为208 左右。
, {, ^8 u" f& Z0 z, E. R* [/ p4 w3 w1 A0 l+ c) x4 M9 ]$ R
21、H-(with heat sink)' t& X3 W p, e7 x' z- ?
- `0 f4 h5 U2 \0 l$ j) ~" D: l
表示带散热器的标记。例如，HSOP 表示带散热器的SOP。5 F2 K: D5 c$ {7 C6 [
( x5 _2 r* p% I, `8 @2 t
22、pin grid array(suRFace mount type)
2 \" r) a2 A8 y5 ~1 Y# y8 C
, F. B% Y9 X( R; A& \4 A1 y- O" i 表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。* M! [ Y0 Z6 O
) `/ x+ ~1 y& Q' J- \1 S5 E 23、JLCC(J-leaded chip carrier)7 @3 `- a; Z' F J) J8 A# \
! S" ?' F) ^6 M9 e' Q2 E6 [- N
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
2 z! ~3 \- t. \: }: z' H4 ~+ d* ^7 @: G! w' u+ h$ ~5 F6 D& Y
24、LCC(Leadless chip carrier)
, g0 U( V; X5 M$ V1 J6 b2 T$ G7 R4 o, h
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装，也称为陶瓷QFN 或QFN-C(见QFN)。. S! e4 g* }& R5 z3 _3 C1 t7 \9 Z
% c7 n$ V* [% p. Y0 n$ z& z& a 25、LGA(land grid array)
% |3 M" w) H% w; d) Q- l0 d
/ s, q+ P9 B; j+ |' j9 c+ s 触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用 。预计 今后对其需求会有所增加。, Y- S0 ^2 f& o* }) \
# u4 V4 E; D5 o" e' a/ T, _
26、LOC(lead on chip)
# l9 H7 t* b$ N% Z: z. c' a# K2 J0 O+ z3 J2 m
芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。/ ^( f' H) U- P* e
( C( y- \0 S2 d& _; S
27、LQFP(low profile quad flat package)
+ y% f( [' J# y' j
% l( L; I! K% O& X9 S Y8 H; R; \ 薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。8 T1 U5 \. z; H' s: D
0 e( s* W$ Y- m8 p) @3 q$ V
28、L-QUAD, C! ]6 a N& R/ P6 ]
$ I& E: D" d1 s 陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。 封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种 封装， 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。- n. Q3 N/ r/ K. |7 Z
+ _4 L8 r; ^: B% b M% E, Y7 ` 29、MCM(multi-chip module)5 _/ P9 n& g9 ?* b7 M( o7 T
# {; P$ o' S6 E* N 多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM-L，MCM-C 和MCM-D 三大类。 MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。MCM-C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。
3 A9 ]# } N, l8 ~0 C0 c. a4 [
$ h* k' W. g* W8 A3 S% @( z6 ` MCM-D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是的，但成本也高。
R6 Z3 o4 K3 R; X% [ I& f; W+ v) T" [- t
30、MFP(mini flat package)
; A. l: B' x- r1 `5 i' L: T/ W6 b
8 |& G# D( `6 Q$ w1 k 小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。) _) P4 S2 b, M" f' u; q: B9 o
5 _8 l2 c7 Z. r- G3 a
|
|
/1 
发表于 2021-5-11 10:38
收藏
淘帖
支持！
反对！