|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
前言1 e/ }" P1 Q( A& k0 r. U
集成电路封装的目的，在于保护芯片不受外界环境的干扰，以使之能稳定、可靠、正常的完成电路功能。但对于芯片本身而言，封装只能限制不能提高芯片的功能。所以对于芯片的封装工艺有一系列的要求，相应的在不同的使用环境采用适合封装的芯片。
5 C3 [5 \% v" H' G# _# p1 _/ f2 m% ? F/ y% R2 A4 D( I
一、什么是芯片封装？: a7 O m' E$ b5 {
集成电路芯片封装（Packaging，PKG）
1 `4 X. Z* j0 [) a5 Y5 j8 I, b狭义上：就是利用膜技术及微加工技术，将芯片或其它要素在基板或框架上布置、粘贴及连接，引出接线端子并通过可塑性绝缘介质罐装固定，构成整体立体结构的工艺。% M' R* j. e3 P
广义上：是指封装工程，将封装体与基板（常为PCB板）连接固定，装配成完整的系统或电子设备，并确保整个系统合性能的工程。& b5 J% E, K# _0 ]
% {1 J" Y' I* M( B
二、封装实现的功能
9 p3 G* Q1 s1 W1. 传递电能；主要指电源电压的分配与导通。
& A: ]. D$ D+ u$ N H8 }; @2. 传递电路信号；要考虑信号延迟尽可能小，最短路径，对于高频信号还要考虑串扰的影响。4 [( Z1 H' m7 Y
3. 提供散热途径；考虑器件长期工作时散热问题。
2 |$ Y8 W4 g5 |# N8 U% B4. 结构保护与支持；主要提供可靠的机械支撑。
8 s+ D/ \+ x* u3 a. Y7 ` R# I1 Q$ H0 x* J* o$ d: S
三、封装选择考虑因素
7 z0 ^. F% l$ f2 F对于芯片使用工程人员来说,主要考虑以下几个因素:6 O9 |& y2 F: ^1 A0 c. O, X2 s& q
性能、尺寸、重量、可靠性和成本目标、使用环境。8 u! J/ T6 G8 s
, U; @4 p5 N* J; v# j# {3 G1 k
四、封装的分类0 a) u5 W& F2 i: \- X u) V5 o
按照组合集成电路芯片的数目
9 C$ X* h* R$ x# S) }单芯片封装（Single Chip Package，SCP）；
( O, i* t; f: z5 D- ~) ^多芯片封装（Multichip Package，MCP）
6 Y7 x/ I% T d) T( t* @$ y. O: O% ^3 J
按照材料区分
Q1 Y) g+ k5 d2 W; I$ m7 C
+ e9 W# B3 K- v! U+ ^" p% ^高分子材料（塑料）6 P: L% ~$ r3 g; p) y$ W
! P% J1 i. }. q. `可靠性与热性质低于陶瓷封装；" V, n! y3 N7 l
成本低，薄型化；/ c9 ^8 p; M+ p) O
2 L1 ?' h/ C4 b% W$ {8 ~
陶瓷封装
/ W% N/ |/ g* T7 y( y% ]6 r( z) u4 Y, G( W# v% h' }/ C
热性质稳定；
! z% E1 R% G! D5 ^. ]7 D高可靠性；
7 N: }% }' D& u9 D ?# E, Z: u8 \. H$ h$ `8 H8 P- F
按器件与电路板的互联方式9 i5 V$ L4 T) j6 ]1 M* E) w
引脚插入型（Pin-Through-Hole，PTH）0 p- C4 o" y) K4 f! x4 n1 x4 B' V
使用方便，灵活。6 K, x" Q& P, G8 ]2 T7 Z0 C1 U
表面贴装型（SuRFace Mount Technology，SMT） T, p8 Z- }6 o. P) s$ V
体积小。% V. @( x- G3 P# P# N
4 e% J7 D, H5 b
按引脚分布形态区分
/ s+ ]4 m9 y) D i+ x5 I% t5 m单边引脚；
" k' @& t; G' q- ?6 k3 M4 a7 v. X5 G6 h! Y, u! ~
单列式封装（Single Inline Package，SIP ），- ~, b6 X" k, f7 M* m; t
交叉引脚式封装（Zig-Zag Inline Package，ZIP）；8 r, P( @6 L2 [
* n2 d$ C9 w5 K& Q/ X双边引脚；
l& X5 A* d, b- @) d! ^6 |0 b% z m/ b5 \( J6 Z0 Q( @
双列式封装（Dual Inline Package，DIP），
( a# K, ? r" n+ {- B1 y0 y小型化封装（Small Outline Package，SOP or SOIC）;* @, t+ \( C* e( h3 z/ O7 K
8 C% ^, h# q. \. A
四边引脚;
% D; W* _9 T& m" E, t. M
; V+ W( J0 b/ q0 M四边扁平封装（Quad Flat Package，QFP），
$ c, k2 r8 U; _8 h: P+ N
m5 s! B; c# |4 n! M" M底部引脚；3 i5 J: x- l* D( S, M
8 ~3 B- v* T6 e2 T' l金属罐式（Metal Can Package，MCP），# p# o; \' w9 _) G4 L, ?8 j
点阵列式分装（Pin Grid Array，PGA）+ Z0 G: y# m8 a) `9 d- W2 I, t
- u7 K- A2 |3 q T! { g
/ J' g) u) I) C& ~ |
|
/1 
发表于 2021-8-31 14:38
收藏
淘帖
支持！
反对！