找回密码
 注册
关于网站域名变更的通知
查看: 552|回复: 4
打印 上一主题 下一主题

集成电路的封装种类介绍

[复制链接]
  • TA的每日心情
    慵懒
    2020-8-28 15:16
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    跳转到指定楼层
    1#
    发表于 2020-8-20 09:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    1、BGA(ball grid array) : ~% e: s6 Q  ~9 u" W
    球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚,在印刷基板的正面装配LSI , a/ D0 _$ t- a6 S' q& I
    芯片,然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。 8 }7 P  \) s3 M. R- S( A( g  H/ h: F
    封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 ' J% ~- N5 Q' h/ y: B
    引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。 该封装是美国Motorola & Q3 X, w4 t. m/ c1 q7 O
    公司开发的,首先在便携式电话等设备中被采用,今后在美国有 " U9 S  u1 M2 A  r5 r
    可 能在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在 也有 一些LSI 厂家正在开发500 引脚的BGA。 BGA ( j! l% s/ J0 ]0 L8 J# s5 t! C
    的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 , 由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。 ; j4 N/ G0 e/ ^  o( x9 s
    美国Motorola 公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为
    . n: V% n+ G! c$ kGPAC(见OMPAC 和GPAC)。3 t: v: A6 M8 w+ ~0 d( |

    3 e; l8 s6 C% [" G5 L  }. [

    1 ~; M) _, l# l1 h4 n2 Q0 {2、BQFP(quad flat PACkage with bumper)
    ' p% ?6 E0 x3 t, w1 w/ P带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC & |& z: g+ {$ I1 l5 P( g( J
    等电路中 采用 此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见QFP)。' p! ?6 _! U! k

    * m' V" ]- x$ P0 W/ m
    0 x2 e0 x* ~: k- f- {+ Y8 m' m2 x! u
    3、碰焊PGA(butt joint PIN grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。3 H7 {6 b" f* F9 Z1 G8 e

    , i7 j7 D  v$ O" M& A4 u" E! Z

    2 r" P1 m. C/ I8 A! P4、C-(ceramIC)
    + H  @* o4 O) C0 Q+ L: P/ {, K表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
    0 q/ Z6 P; R- W& Z9 q% o
    : D  U' ]: s; |) E) N! z' X

    ' }( _6 ^, f' x' o, ^5、Cerdip
    ; O8 t/ u+ B9 b# B$ p/ d5 v2 M用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM / A" \* x3 D+ j) v7 h
    以及内部带有EPROM 的微机电路等。引脚中 心 距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G 即玻璃密封的意思)。
    7 H0 |! j3 `: b# p$ P) V( p
    3 g: r; y; j$ W  V1 ^! B2 l
    - g$ u* O# s8 D/ s
    6、Cerquad
    % ?/ k% f. P: z  i8 m8 m  h表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗 口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP
    ( Z. W$ x5 a& I' I( ?7 U3 {7 O2 l好,在自然空冷条件下可容许1. 5~ 2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 2 @  ~' I! G5 P) A9 z4 k
    0.4mm 等多种规格。引脚数从32 到368。# g( W' c; b# `; {9 r1 k

    6 k+ p: X! E6 `

    ) R4 J% O5 ?" N  T* Z7、CLCC(ceramIC leaded Chip carrier) 1 ?( F% M8 z  \" _# x" L5 N* {
    带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形 。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM   f# \' a6 @( D8 n! O' `7 [$ n3 {
    的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。
    ; c  Z1 W5 m' ^: c
    ! ]$ N$ m; m6 p3 F

    2 I  }: S0 c8 Q: `  W2 k8、COB(Chip on board)
    / B% e  ^* {/ B  F5 \2 R, }板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与 基 板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用 0 }, u4 j* B+ c
    树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB 和 倒片 焊技术。
    ! q% x# n8 ^% l& m4 [) J: m
    3 @9 G/ P' _0 k; G5 U0 e
    0 k1 n1 A: b7 j3 [+ }
    9、DFP(dual flat PACkage)
    * B( t6 V- x# G- J. I* q: @2 S/ l双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法,现在已基本上不用。
    : E! L% c, q( G10、DIC(dual in-line ceramIC PACkage) * V# v7 q) Q' Q& x: R# G% O; w' j
    陶瓷DIP(含玻璃密封)的别称(见DIP).
    7 p" T, A' t9 h7 v  ~' W( }; G8 t5 ]6 t. y& V

    8 p) q4 K" ]9 p4 X. }$ q11、DIL(dual in-line) / Z/ o: x( V/ R9 ]# C+ ?( N
    DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。' _4 S3 ~# H+ c6 U
    ( l& r/ U. B. l1 ^+ P

    ' `4 D4 G: _5 u+ W) e" [* X& g5 f12、DIP(dual in-line PACkage) : ~2 \  @1 |# u& T
    双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种 。 DIP
    - l3 B( r3 L8 X+ a# r: E- n9 v是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。 引脚中心距2.54mm,引脚数从6 , O" _! G+ Q8 \9 A- @1 b
    到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim
    ) @7 ^0 `. Y# \DIP(窄体型DIP)。但多数情况下并不加 区分, 只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP 也称为Cerdip(见cerdip)。( l0 e/ c" T( f3 y! ~2 q
    9 j6 A2 [+ l& I
    - s, u: F  p  N' @2 O7 V; E( a( H; w
    13、DSO(dual small out-lint)
    5 G% A4 D+ X6 x双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
    8 P5 u+ I1 `3 J) w% n  g5 U6 U
    # k! T/ Q7 G6 v( b5 g, f% W
    6 \, N( q. u1 }: p
    14、DICP(dual tape carrier PACkage) 4 ~, h0 {& |( b$ }
    双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 & U3 j% j* w; G* t
    用的是TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为 定制品。 另外,0.5mm 厚的存储器LSI 8 q/ [% Z8 ?! m& N+ y
    簿形封装正处于开发阶段。在日本,按照EIAJ(日本电子机 械工 业)会标准规定,将DICP 命名为DTP。. ~: z$ r& N, J; v+ K) K

    - g7 ^. x" N, Q

    6 g) [( O1 l; m0 }15、DIP(dual tape carrier PACkage) ; [4 S$ M. K5 i  x2 E/ Y
    同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。( s4 M0 D" p* o8 X: m/ p
      p1 P' @% O9 T" n: \

    9 ]% n$ }2 q1 e; n3 Q2 [. \9 Q16、FP(flat PACkage)
    6 c# q# F9 D  ?( R5 Q8 }7 n扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。# X+ f, y1 j( ?% i
    0 Y8 |$ n) {3 G2 k% n- b, f3 E; q; F

    & o6 g! \8 ?' H17、flip-Chip 8 C2 D, B0 \' }" ^. v
    倒焊芯片。裸芯片封装技术之一,在LSI 芯片的电极区制作好金属凸点,然后把金属凸 点 8 L: o+ `/ O3 E6 j
    与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与LSI
    ) t+ _6 g" l) I, m7 z1 p# z% e6 F芯片不同,就会在接合处产生反应,从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片,并使用热膨胀系数基本相同的基板材料。- h; z/ ~, s& \  v4 d1 Q+ ]

    # ^6 S+ q- R7 r- H8 J" w
    6 ^1 N  U  w& |- R
    18、FQFP(fine pitch quad flat PACkage)
    5 C! \9 |8 z6 w, j: g5 \) `小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。
    8 L. m7 P# P: E4 ^! \: O: H: ]- Y# D: ]1 Y$ |( _( v

    - K; o' |' v1 v* A$ Y19、CPAC(globe top pad array carrier)
    4 N4 P% j  e7 T/ b" J7 `" e美国Motorola 公司对BGA 的别称(见BGA)。
    1 k9 Y, `% _& g# X, V0 u+ n* @# s( h: u3 K0 c$ K: ~, ]

    1 D) Q4 }3 g$ X2 m3 F20、CQFP(quad fiat PACkage with guard ring) % R& p- }* C- U" Z$ [
    带保护环的四侧引脚扁平封装。塑料QFP 之一,引脚用树脂保护环掩蔽,以防止弯曲变 形。 在把LSI # _2 P9 w2 M. Q! @$ ?" {+ D+ U
    组装在印刷基板上之前,从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国Motorola
    $ B2 R3 _- e( q7 m6 M- ?公司已批量生产。引脚中心距0.5mm,引脚数最多为208 左右。
    , @  L& M4 J) A9 u8 I
    8 ^1 L8 y, R5 |4 ^! a; B! A
      l* }* [$ M( i$ T% `
    21、H-(with heat sink)
    / r9 h- g5 F& H: e) _  _, y  F/ d7 u表示带散热器的标记。例如,HSOP 表示带散热器的SOP。
    9 b) W" [1 y3 l8 E
    . P4 @. _* d( I

    ; A. v6 }) S% ~; h! ?22、PIN grid array(suRFace mount type) 9 ]2 I, ^9 [( h- e7 P4 i# h/ w
    表面贴装型PGA。通常PGA 为插装型封装,引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚,其长度从1.5mm 9 \: p1 b6 T/ N' R* {7 v% L
    到2.0mm。贴装采用与印刷基板碰焊的方法,因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm,比插装型PGA 小一半,所以封装本体可制作得 不   |  B# F0 J5 O+ t( M$ J1 ^
    怎么大,而引脚数比插装型多(250~528),是大规模逻辑LSI 用的封装。封装的基材有 多层陶
    ! \% h* R3 U# \瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。* F8 \8 U4 ?5 E9 l; x- T. ?# r. x# x

    ; N7 Z, q% y* @9 y1 J" `

    + [: C5 S2 Z6 M: _% y2 D* Q! \23、JLCC(J-leaded Chip carrier)
    . o9 |1 @( \  `8 x4 xJ 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。! ]  V9 U8 \" Q7 `  P

    & b$ a5 L5 J" l
      S2 n! M0 G( h# \5 \
    24、LCC(Leadless Chip carrier) $ V6 A2 Y0 W4 ?2 g* B
    无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频IC 用封装,也称为陶瓷QFN 或QFN-C(见QFN)。
      f: E+ w, U- R9 b( D! N2 M& P9 }: X  E+ C* g9 p; L; O5 S) H  ]
    ( \. Q, c* l( X' Z
    25、LGA(land grid array)
    # q6 |8 P- f/ o3 K触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm
    ) L1 f7 |1 \7 `- M; ^" ]0 q中心距)的陶瓷LGA,应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比,能够以比较小的封装容纳更多的输入输出引脚。另外,由于引线的阻 抗 ( w1 v  p4 Y# k; p' v) W6 ^* K
    小,对于高速LSI 是很适用的。但由于插座制作复杂,成本高,现在基本上不怎么使用 。预计 今后对其需求会有所增加。
    " U1 b# ~% u5 m1 e2 R8 c9 N; }
    ) b6 e- g; g( P
    $ b5 h1 d1 H0 y
    26、LOC(lead on Chip)
    # L2 o. G2 u# N3 W芯片上引线封装。LSI 封装技术之一,引线框架的前端处于芯片上方的一种结构,芯片 的 8 q& h+ N$ t  l
    中心附近制作有凸焊点,用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比,在相同大小的封装中容纳的芯片达1mm 左右宽度。
    . f6 G  z4 U( T6 l$ B. ?, F& `+ \# M6 k0 F

    % y$ E/ k% ?( Z8 A27、LQFP(low profile quad flat PACkage) ; `' |* [( S- F: W
    薄型QFP。指封装本体厚度为1.4mm 的QFP,是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。6 u: p& m$ @, Y& n4 h7 z2 ~
    - H/ |- u$ T* w0 b& P7 D

    9 h. T! A! Y2 }; S: I- Y28、L-QUAD
    0 X  \$ c0 f# ?4 C- m* F- b2 i陶瓷QFP 之一。封装基板用氮化铝,基导热率比氧化铝高7~8 倍,具有较好的散热性。 封装的框架用氧化铝,芯片用灌封法密封,从而抑制了成本。是为逻辑LSI
    0 w  ~/ X/ g# L# P" [& L开发的一种 封装, 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI
    , Z+ V$ H# ?' u8 G# B0 |逻辑用封装,并于1993 年10 月开始投入批量生产。
    , w: n" q+ W6 _7 u7 \% u9 \; |; \2 l3 d, H) y

    8 \1 ?+ ~3 d9 ~8 l29、MCM(multi-Chip module) 1 v( o2 s' D" ]' T
    多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为MCM-L,MCM-C 和MCM-D 三大类。 MCM-L 7 g, ^  u' s1 B) K! B8 O2 t6 o
    是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高,成本较低 。 MCM-C 是用厚膜技术形成多层布线,以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件,与使
    + Y6 Z! Q/ t* e- I2 X$ q8 ^用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。
    6 t  N9 @' x* k# m! MMCM-D 是用薄膜技术形成多层布线,以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是最高的,但成本也高。
    ' v) K8 h: n3 Z8 o/ s) W8 W+ D) t" I
    % n6 H( s% U$ A7 Z, Y
    30、MFP(mini flat PACkage)
    % V# c* d7 X( V: I小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
    4 S5 Y+ k  C* k- p# C2 Q" ]" U% s* C
    ) @& R9 c6 w  R8 S

    % R2 M" q* A0 M& V+ _- E31、MQFP(metrIC quad flat PACkage)
    - Y5 ]. G! x+ N& a按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm~2.0mm 的标准QFP(见QFP)。
    # Y; |- [2 V" k/ M% R' M( G$ {% i& Z* T# C: `5 a3 |

    - C0 T1 w% Q4 S5 p  K! d32、MQUAD(metal quad) . S9 Z' U3 {+ L1 q& f9 k
    美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材,用粘合剂密封。在自然空 冷 条件下可容许2.5W~2.8W 5 ~6 q% ^9 k/ C' J  r8 B' k
    的功率。日本新光电气工业公司于1993 年获得特许开始生产 。
    * s* ^# j# s6 K. [
    & w9 t; y! v2 H2 x" N9 W& I/ y
    6 v1 B+ c0 U( Z$ k
    33、MSP(mini square PACkage)
    - Y6 _; X7 Z$ j) I; g% t. ?QFI 的别称(见QFI),在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。( n  k0 R2 M+ n% ^

    1 O1 H2 ]2 U! v5 ^2 e; }1 |" Y
    6 B+ C. G& p& p$ v* p
    34、OPMAC(over molded pad array carrier)
    , J  L9 K. l; t% X' A模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
    . \; j" F* e  M
    - r2 r3 r; r7 O; ~' [) R; R

    2 L5 @0 v7 G9 T3 W35、P-(plastIC)
    ( e: N; H+ E+ ]2 P表示塑料封装的记号。如PDIP 表示塑料DIP。- X& u* C1 e- `8 j. [
    # c+ A) `* l" A) x
    3 c+ C, B4 f$ f; y$ a
    36、PAC(pad array carrier)
    " ^; x# e, v. o0 }凸点陈列载体,BGA 的别称(见BGA)。
    ' b# e; z4 d) Q0 R. O
    1 r; \$ {# Q. e4 G% j4 m
    4 W  r+ f: L$ P% a7 d, u
    37、PCLP(printed circuit board leadless PACkage)
    ! G' t# }, D& _% s2 A( A印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。
    $ o" S/ W! Z$ R) v
    # G0 S. Y9 i; ?+ P& G

    5 r2 J' g/ D3 r3 P0 U38、PFPF(plastIC flat PACkage) + u- }; K! W/ _2 u$ y, ^$ r
    塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。0 r  ]4 a6 p. U+ o3 s& _4 J" Z, x
    , Y3 B$ X/ U6 T) R: r. z' h, u

    1 K6 f+ D0 Q' h/ v1 H39、PGA(PIN grid array)
    $ }0 n6 G* `5 f# H5 u陈列引脚封装。插装型封装之一,其底面的垂直引脚呈陈列状排列。封装基材基本上都 采 7 Y" x- c) Z7 \% Y$ K
    用多层陶瓷基板。在未专门表示出材料名称的情况下,多数为陶瓷PGA,用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm,引脚数从64
    6 F  G2 j" ]  X$ j$ J0 J* O" [2 J到447 左右。 了为降低成本,封装基材可用玻璃环氧树脂印刷基板代替。也有64~256 引脚的塑料PG A。 另外,还有一种引脚中心距为1.27mm 7 i/ e& `, q3 p" i7 w; `
    的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装 型PGA)。
    9 w6 ^3 N: k& m# n; w5 m7 b/ k2 B$ X) u- }6 C

    3 f& N. `0 G6 j6 q' f* Z5 I; D& U' i1 K40、piggy back # `7 n. ?7 F4 x3 M# O+ M# N9 R
    驮载封装。指配有插座的陶瓷封装,形关与DIP、QFP、QFN 相似。在开发带有微机的设 备时用于评价程序确认操作。例如,将EPROM
    " Q* e& c9 ~+ c% N4 @插入插座进行调试。这种封装基本上都是 定制 品,市场上不怎么流通。
    & a& r4 V: ^# T4 U  B* v9 G- f8 e: b3 B4 w& G( I  h
    ' K# T! _! F$ i5 _
    41、PLCC(plastIC leaded Chip carrier)
    4 r4 l" W; {. {; Y带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出,呈丁字形 , 是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 8 N" ?9 n5 l, q& |# X/ I
    中采用,现在已经 普 及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm,引脚数从18 到84。 J 形引脚不易变形,比QFP
    7 T6 l; A, r3 o3 A( w  Y容易操作,但焊接后的外观检查较为困难。 PLCC 与LCC(也称QFN)相似。以前,两者的区别仅在于前者用塑料,后者用陶瓷。但现 在已经出现用陶瓷制作的J $ c1 N" O0 a7 _3 D
    形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PC LP、P -LCC 等),已经无法分辨。为此,日本电子机械工业会于1988 年决定,把从四侧引出 J
    8 [' Q, u  }# j/ t# _9 H0 L形引 脚的封装称为QFJ,把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。6 z" a; b$ I  I* H4 |7 ]6 c
    : X* u& ^4 q7 U4 ]6 w  s
    * X( A4 i& [% ^
    42、P-LCC(plastIC teadless Chip carrier)(plastic leaded chip currier) . i' Z. x4 `6 `: L5 Y" }
    有时候是塑料QFJ 的别称,有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分
    ; f' C' V1 i8 Q; K3 S# YLSI 厂家用PLCC 表示带引线封装,用P-LCC 表示无引线封装,以示区别。7 D4 n/ o8 i; f6 d  E2 A3 m$ G' ]. \

    ! ?* Q; i, K, F) ^7 w- m2 H
    * v& r  Y/ B- H2 r
    43、QFH(quad flat high PACkage)
    . b9 r& c- U- i% Y; T5 }四侧引脚厚体扁平封装。塑料QFP 的一种,为了防止封装本体断裂,QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。8 ?' `$ p1 X$ u/ B

    : j* Q6 T! T1 b$ P1 F# |
    7 G/ u# V, r+ ^6 D9 A
    44、QFI(quad flat I-leaded PACkgac) * t0 D0 Q  F4 \) A7 J- P
    四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出,向下呈I 字 。
    , ~& M6 W9 j+ g也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分,贴装占有面 积小 于QFP。 日立制作所为视频模拟IC + c, |0 x! ]. `/ y6 {8 _
    开发并使用了这种封装。此外,日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm,引脚数从18 于68。5 ?# G* B* R5 l
    * c& P4 @# o: Y; w
    7 z' S0 e- d# F" Q
    45、QFJ(quad flat J-leaded PACkage) 4 P. }8 c' P5 y8 T% F/ A, w; o' t
    四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出,向下呈J 字形 。 是日本电子机械工业会规定的名称。引脚中心距1.27mm。 , R5 Y! E2 h7 J$ W' ~
    材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC),用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18 至84。 7 G  C+ v+ D: }" X/ E
    陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及 带有EPROM 的微机芯片电路。引脚数从32 至84。
      T! m' p  N, p! S& v$ C; I4 q# A% C8 y( b! f! _+ U  t
    : _. o. M4 x( P* Z( o$ t. ?; e/ T5 g
    46、QFN(quad flat non-leaded PACkage)
    , C) V# ?1 x7 g. r+ H四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业 会规定的名称。封装四侧配置有电极触点,由于无引脚,贴装占有面积比QFP & p% J+ H5 e# E4 Z6 w
    小,高度 比QFP 低。但是,当印刷基板与封装之间产生应力时,在电极接触处就不能得到缓解。因此电 极触点 难于作到QFP 的引脚那样多,一般从14 到100
    1 `. I$ Z& E; a  T9 s, O* t$ @2 \左右。 材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。塑料QFN 8 B& Q7 l, U0 z  c/ g  ]9 f5 N
    是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外, 还有0.65mm 和0.5mm 5 _3 F  d: g( Y3 a* ]
    两种。这种封装也称为塑料LCC、PCLC、P-LCC 等。9 R( @. P, ]! p9 d7 [7 v' H

    6 X9 D; b% X1 b- B, ?/ Q0 U5 ~
    & j+ f& K7 B: \0 m9 d
    47、QFP(quad flat PACkage)
    3 ^3 |) w+ {: c( f, ?  {四侧引脚扁平封装。表面贴装型封装之一,引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶
    ; a' \2 [, T9 d! [# J4 G2 o瓷、金属和塑料三种。从数量上看,塑料封装占绝大部分。当没有特别表示出材料时, 多数情 况为塑料QFP。塑料QFP 是最普及的多引脚LSI ! d% K4 K9 J, ^, P
    封装。不仅用于微处理器,门陈列等数字 逻辑LSI 电路,而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、 ( k! l( e, S! ~* ^
    0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。
    1 E( |5 p8 k& U1 q  o日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP
    : ?; [6 H6 X# m6 [+ \的外形规格进行了重新评价。在引脚中心距上不加区别,而是根据封装本体厚度分为 QFP(2.0mm~3.6mm 厚)、LQFP(1.4mm
    3 e4 r5 o1 a$ c  l' B# o1 _; n厚)和TQFP(1.0mm 厚)三种。 " C2 L! K4 {7 M! y3 F3 I) e
    另外,有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。 但有的厂家把引脚中心距为0.65mm 及0.4mm
    7 Q0 ~: Z" u. ]& |# H的QFP 也称为SQFP,至使名称稍有一些混乱 。 QFP 的缺点是,当引脚中心距小于0.65mm 时,引脚容易弯曲。为了防止引脚变形,现已 ; p$ H2 x3 ~( G- r% S
    出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP);带树脂 保护
    / A3 m  x' S% L8 u* H/ k! B% I. T8 U1 H环覆盖引脚前端的GQFP(见GQFP);在封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的TPQFP(见TPQFP)。 在逻辑LSI + a) b0 U' V9 F3 q4 H1 `+ d
    方面,不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为 0.4mm、引脚数最多为348 - j/ \1 ~* ]0 e! W; c
    的产品也已问世。此外,也有用玻璃密封的陶瓷QFP(见Gerqa d)。
    " q' y/ @' o" K+ Y; n
    ) @* Z& g0 y( U0 O5 Z7 L9 |: P
    ( o4 t) L/ L$ g6 d9 c0 x
    48、QFP(FP)(QFP fine pitch) 3 H7 ?0 M; B* ^/ j4 y9 `
    小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。
    . u9 Z( E  ]& o" L$ G) O( o' m/ K2 I9 {0 O& x. k9 f

    1 p1 l$ S  G* r4 H3 f4 O% d1 Q49、QIC(quad in-line ceramIC PACkage)
    * s/ Y# I# A! z. N陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。0 y8 m1 N# w0 K" A4 ^: A# }4 j% J

    " o) O: N8 u" B6 E( }3 U, D
    2 o3 M% |/ H& E5 R
    50、QIP(quad in-line plastIC PACkage) ) B5 K4 n) Z1 @2 X$ K' p- {
    塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。
    ' y( R: L# C/ d3 i' V! o3 l
    7 |7 P6 P% T" M9 Y5 h9 G  J

    6 B) ~6 M! X) r% x  P+ G9 i51、QTCP(quad tape carrier PACkage) # w7 s! G, K3 f/ j1 l, i  q
    四侧引脚带载封装。TCP 封装之一,在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。
    # [. q  _& A: j9 A
    - Z+ q4 {9 s& q5 X8 i
    " u5 v. G: [0 V  h' {
    52、QTP(quad tape carrier PACkage) 9 s' m7 C/ |) K( @4 L
    四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。) _- K2 c- w& U- {7 A0 i
    - L# ^6 C) M0 f

    1 N) C4 m4 T& o( [5 Z53、QUIL(quad in-line)
    ! Y* X% @9 p( ~5 B4 s6 ^3 KQUIP 的别称(见QUIP)。5 K' {+ [: E5 Q' M, g% L% ]

    % L0 \# B7 _7 U$ A' v2 `3 ?

    % c' n! _/ x* y" Y54、QUIP(quad in-line PACkage)
    4 H5 }: {" V7 D! s( p2 j" Q* m# C四列引脚直插式封装。引脚从封装两个侧面引出,每隔一根交错向下弯曲成四列。引脚 中 - S. q5 W% A1 n: O1 T. p# `1 _% G# }
    心距1.27mm,当插入印刷基板时,插入中心距就变成2.5mm。因此可用于标准印刷线路板 。是 比标准DIP $ y  l; W4 Q1 n# @9 z
    更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷和塑料两种。引脚数64。
    . n" y0 j, K) r9 p
    4 ~. I: w- r0 Q# \3 R1 k- _1 a
    $ `2 E' V. C+ i' t3 w+ F
    55、SDIP (shrink dual in-line PACkage) % q9 v* Q4 l6 q2 R; q6 [+ f: l4 t
    收缩型DIP。插装型封装之一,形状与DIP 相同,但引脚中心距(1.778mm)小于DIP(2.54 mm),因而得此称呼。引脚数从14
    ( T5 G- o0 Y7 x6 {" n" j, l到90。也有称为SH-DIP 的。材料有陶瓷和塑料两种。& h) y; F3 ?" Y# t6 U- }

    ( s+ r  v, U/ F. }5 Y! L
    8 f0 K5 f5 G& {8 C! ^
    56、SH-DIP(shrink dual in-line PACkage) $ A3 E, |+ J% E
    同SDIP。部分半导体厂家采用的名称。* q3 ^0 I9 J; A4 w& {

    1 u! k6 f# d2 T: o' \7 C. O
    ( Y/ o7 x  X9 i+ b/ k
    57、SIL(single in-line)
    # R/ v2 i/ i6 [/ _6 ^3 kSIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。
    ) A2 j) G0 V6 ], p! G' X1 A- I7 K5 k9 t
    ' l' J: S2 O6 T6 a
    58、SIMM(single in-line memory module)
    1 ~+ X) e) b6 ^5 k+ x单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30
    ! p( P7 j: s6 r: r( D4 i: h9 H电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人
    5 H  E4 X& i# w( G- v: y计算机、工作站等设备中获得广泛应用。至少有30~40%的DRAM 都装配在SIMM 里。
    7 ~0 s# a, T$ O7 e
    + X. Q2 ~. ^7 E  i

    $ X3 H* k4 G. R( p2 F- _, k59、SIP(single in-line PACkage) * h: c& {) Z7 R: Z# D4 u
    单列直插式封装。引脚从封装一个侧面引出,排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm,引脚数从2 3 O0 o5 B8 f: H5 M+ v
    至23,多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。
    1 i6 g# S% ^+ w' T! V- O9 l& O+ e1 n$ W- y* }4 P! g9 Q

    ! C1 I! p; ^. w! E: Z" x3 X60、SK-DIP(skinny dual in-line PACkage) % f& E6 W0 ^! k6 S- b
    DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见 DIP)。
    " e2 }/ M: _0 j. D, x7 Z* Q5 g# S) e7 q
    * ?' f: O7 o0 ]; v+ a, l
    61、SL-DIP(slim dual in-line PACkage)
    $ H" }* O: g" @) a8 Q5 ~# M$ WDIP 的一种。指宽度为10.16mm,引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。
    1 j7 G+ t! u1 c8 |7 w( a
    ) W* q9 ?! L! [' c' J, U2 F1 \
    ; u+ k7 c7 R' a0 M9 I6 b
    62、SMD(surface mount devICes) + w  B: e3 x& w7 {" P: E' Q
    表面贴装器件。偶而,有的半导体厂家把SOP 归为SMD(见SOP)。% S0 Q6 n2 s- A% ~; m

    ; b/ _2 ~/ h7 x3 j
    . N. _2 @3 t& F
    63、SO(small out-line) 9 ]8 N7 b% F9 t8 J6 |4 M
    SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。# K5 T* f$ b$ r; X# I

    % V0 P, e( i, I7 z$ Q) ], J  y

    . s1 T+ Q; S6 }* W( ~4 Q- X64、SOI(small out-line I-leaded PACkage) 8 f# y1 X0 T: J+ d' s8 ?, ~# d
    I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形,中心 距 ' b5 O, |7 `1 R) G" |
    1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引 脚数 26。
    ) l' x: ?" z) F6 `% K: C& {2 S  W" i- |2 b4 ^, T$ M% D7 c3 T5 U

    . y4 ~- A2 L  q+ Z. U# |6 y5 z5 O65、SOIC(small out-line integrated circuit) 1 C# ]$ C7 d0 @9 c$ c1 J
    SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。
    $ F$ k+ }% h% @# }9 Q
    1 m/ t/ u+ u# y! Y8 |; ?! s

    . Y3 G  s# C" }! e1 N7 }; F! a66、SOJ(Small Out-Line J-Leaded PACkage)
    ; L' T+ A  L% z2 g6 aJ 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形,故此 得名。 通常为塑料制品,多数用于DRAM 和SRAM 等存储器LSI
    : V. j! ^  f( E& r# b4 T电路,但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm,引脚数从20 至40(见SIMM )。
    $ k- l8 T6 p. G6 a8 C) Z$ D
    5 k8 T. d* Y8 i0 g) S/ _; c3 Z

    7 Y$ ]! m3 R5 c( N3 e7 z67、SQL(Small Out-Line L-leaded PACkage)   m: ~5 b7 i  A6 r
    按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
    # ^7 e0 D; H$ o0 B
    " b& ^4 i6 G4 t  Z% k% t

    $ u. P+ B6 y0 |0 P7 j68、SONF(Small Out-Line Non-Fin)
    ( r, k! F% O: s" u6 p" c+ ~无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别,有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。
    " P/ V$ Y) w9 n2 Y' s0 X! s# @
    $ m, P/ g: P6 z* e8 |' d
    ) W# s, T1 M# Q+ @4 p
    69、SOF(small Out-Line PACkage)
    6 W! ?8 Y9 T2 E1 G: Y+ }6 E2 ^小外形封装。表面贴装型封装之一,引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷两种。另外也叫SOL 和DFP。
    8 E6 ?( i# w& K8 U/ y3 V" Q# dSOP 除了用于存储器LSI 外,也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10~40 的领域,SOP
    ; ^5 @1 q  N5 U; T是普及最广的表面贴装封装。引脚中心距1.27mm,引脚数从8 ~44。
    ) e8 v; v( S3 o% t& H另外,引脚中心距小于1.27mm 的SOP 也称为SSOP;装配高度不到1.27mm 的SOP 也称为
    ) M7 Q4 @0 x$ n6 r; aTSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。
    * q/ L/ }: }7 _% t
    $ r3 ]5 g# q- }7 u! o

    0 {  ?) U1 r4 Q, S- Z' U( O70、SOW (Small Outline PACkage(Wide-Jype))
    + t' F+ D  ^3 B. D# ?7 J1 A宽体SOP。部分半导体厂家采用的名称。6 y5 U6 v$ K6 A9 U+ V! f5 [. I
    6 B' |8 Y# O8 J3 `
  • TA的每日心情
    奋斗
    2020-9-8 15:12
  • 签到天数: 2 天

    [LV.1]初来乍到

    2#
    发表于 2020-8-20 13:11 | 只看该作者
    BGA接触的比较多
  • TA的每日心情
    慵懒
    2020-8-28 15:16
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    3#
     楼主| 发表于 2020-8-21 09:56 | 只看该作者
    zs_king 发表于 2020-8-20 22:576 N0 ?3 w+ E) m- B8 g4 n( \
    最近正在学习SIP相关东西,资料太少了。倒出逛逛

    # K: r) \' {2 ~8 X你有好的资料也分享一下给我可否?0 M2 I# ?9 {; D3 c* U
  • TA的每日心情
    慵懒
    2020-8-28 15:16
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    4#
     楼主| 发表于 2020-8-26 09:23 | 只看该作者
    zs_king 发表于 2020-8-25 21:535 Z7 `$ r- T  k+ \+ H
    就买了本毛老师写的书,感觉不够 。

    , M! w2 A1 f: I  [- _感觉理论知识很多很杂
    0 f" v" n6 }$ [1 h; I2 N$ t

    该用户从未签到

    5#
    发表于 2020-8-28 11:40 | 只看该作者
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-24 23:56 , Processed in 0.187500 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表