TA的每日心情 | 奋斗
2020-9-8 15:12 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
先 进 封 装 技 术
1 h: ?$ i- |2 |3 T3 f TInFO（Integrated Fan-Out）
& ^6 e8 ?& R$ jCoWoS（Chip-on-Wafer-on-Substrate）
/ `" Y/ P8 I( m& `: p7 B+ |HBM（High-Bandwidth Memory）
8 T; T$ ^/ }/ H: |5 u4 }% [' wHMC（Hybrid Memory Cube）
- J# s. C& n5 F& R+ \9 YWide-IO（Wide Input Output）
# n: ]5 h: A& y# d1 C* D4 ?0 TSiP（System in Package）2 V+ B" h. {5 {8 C1 p
人 工 智 能
/ C3 x. D+ U# ~AI（Artificial intelligence）人工智能
! {5 m! k5 u( l, _' x" I
* ~" F/ V$ e3 v1 p7 Q: T O+ | InFO（Integrated Fan Out）
+ z' Z( K4 F6 L: R" [首先，我们来了解一下InFO（Integrated Fan-Out），集成扇出型封装，说到InFO，我们先要了解一下FOWLP。
& V0 N8 _5 g; x. [9 r# @1 w- M K) P6 |' ?/ z# I( E8 S1 `7 O% T
晶圆级封装WLP（Wafer Level Package）主要分为Fan-In和Fan-Out两种。传统的WLP封装多采用Fan-In型态，应用于低接脚（Pin）数的 IC。当芯片面积缩小的同时，芯片面积内可容纳的引脚数减少，因此变化衍生出Fan-Out WLP 封装形态，实现在芯片面积范围外充分利用RDL做连接，以此获取更多的引脚数。
! G R$ S! @6 }/ S: K
9 V; B( C o4 h$ wFOWLP（Fan-Out Wafer Level Package）中文全称为扇出型晶圆级封装，和Fan-In对应，采取在 Die Pad上直接向外拉线出来的方式，成本相对便宜；另外，封装尺寸比较小，比较薄都是其优势。但在大尺寸封装中（例如超过 30mm *30mm），蠕变疲劳和焊接缝的问题比较明显。FOWLP可以让多种不同裸芯片，做成像WLP制程一样埋进去，等于减一层封装，如果放置多层裸芯片，等于省了多层封装，有助于降低封装成本。下图为FOWLP工艺流程简图。
# n( a# u2 h0 l' `9 RFOWLP由于无需使用载板材料，因此可节省近30%封装成本，且封装厚度也更加轻薄，有助于提升产品竞争力。+ q6 N& g9 p: f9 }" K
# G: r2 _# ?5 r+ QInFO（Integrated Fan-Out）是台积电首先开发出来的先进封装技术，是在FOWLP工艺上的集成，可以理解为多个芯片Fan-Out工艺的集成，而FOWLP则偏重于Fan-Out封装工艺本身。5 j( N ?4 e; j, o6 d
4 G( z) N4 w/ H1 h7 \1 G. M6 _
InFO给予了多个芯片集成封装的空间，可用于射频和无线芯片的封装，应用处理器和基带芯片封装，图形处理器和网络等应用的芯片封装。 d$ U+ l6 D j% y+ p
; K" L3 d" _; s2 x; \- C
早年，苹果 iPhone 处理器一直是三星来生产。 但台积电却从 苹果A11 开始，接连独拿两代 iPhone 处理器订单，关键之一，就在于台积电全新封装技术 InFO，能让芯片与芯片之间直接链接，减少厚度，腾出宝贵的空间给电池或其它零件使用。$ Q( p* I5 f# S5 ?( J
苹果从 iPhone 7 就开始InFO封装，现在继续在用，iPhone 8、iPhone X， 包括以后其它品牌的手机也会开始普遍使用这个技术。9 {' t4 W& s3 b: w
苹果和台积电的加入改变了Fan-Out技术的应用状况，将使市场开始逐渐接受并普遍应用Fan-Out封装（InFO）技术。! r. [8 d; Y+ T" a% }9 H: [+ h
CoWoS（Chip-on-Wafer-on-Substrate）: K2 `) Y5 |6 ?: X
+ N" U6 A5 n$ V# [! b% zCoWoS（Chip-on-Wafer-on-Substrate）和InFO（Integrated Fan-Out）均是台积电推出的 2.5D封装技术，都可称为晶圆级封装。CoWoS是把芯片封装到硅转接板上，并使用硅转接板上的高密度走线进行互联，然后再安装在基板上。0 F, |1 k v; e9 R! v- b
* ]. T( W k$ w0 H5 t; g: v
CoWoS封装有硅转接板Silicon Interposer，而InFO则没有。CoWoS针对高端市场，连线数量和封装尺寸都比较大。InFO针对性价比市场，封装尺寸较小，连线数量也比较少。' G5 z' z2 E/ `, b/ j5 g" o
/ w4 J8 c/ V1 C8 e1 S1 w
下图为InFO和CoWoS技术的比较。
9 ^' I0 Z" W* o' X" G HBM（High-Bandwidth Memory）
9 _% E4 _- V& Z, j. c, t* |" F8 W& d6 T u& H
HBM（High-Bandwidth Memory ）高带宽内存，主要针对显卡市场。HBM使用3DIC技术（主要是TSV技术）把多块内存芯片堆叠在一起，并使用2.5D技术把堆叠内存芯片和GPU在载板上实现互联。1 ^# o$ a# `/ _/ m. S2 o/ t
; q# ]- _/ i$ A, V9 [) E. eAMD，NVIDIA和海力士主推的HBM标准，AMD首先在其旗舰显卡首先使用HBM标准，显存带宽可达512 GBps，Nvidia也紧追其后，使用HBM标准实现1TBps的显存带宽。- g1 j, q3 S6 ]! w$ T+ `
HMC（Hybrid Memory Cube）3 |1 _' ^; m2 d: D
, L) a2 T, j, O! O, c8 THMC（Hybrid Memory Cube）标准由美光主推，目标市场是高端服务器市场，尤其是针对多处理器架构。HMC使用堆叠的DRAM芯片实现更大的内存带宽。另外HMC通过3DIC异质集成技术把内存控制器（memory controller）集成到DRAM堆叠封装里。' o* b0 Z! Y8 v( f Q k7 Y$ T2 F0 A
: l" i. U0 ]9 P% e; S* y以往内存控制器都做在处理器里，所以在高端服务器里，当需要使用大量内存模块时，内存控制器的设计非常复杂。现在把内存控制器集成到内存模块内，则内存控制器的设计就大大地简化了。此外，HMC使用高速串行接口（SerDes）来实现高速接口，适合处理器和内存距离较远的情况。
1 @. ]% [0 _, o1 `6 D! C" S Wide-IO
* m9 l! I9 t+ o, P8 I3 o% Q l* f. M2 s5 ] Q" u1 d' w3 q
Wide-IO技术由三星主推，目前已经到了第二代，可以实现最多512bit的内存接口位宽，内存接口操作频率最高可达1GHz，总的内存带宽可达68GBps，是最先进的DDR4接口带宽（34GBps）的两倍。1 D1 @! g: e: B; b8 h1 i
Wide-IO在内存接口操作频率并不高，其主要目标市场是要求低功耗的移动设备。
' B3 E' r9 l* T2 Q SiP（System in Package）
, Z) v& _. n% U5 b% j& ~
4 Q0 X3 B4 g" r% ?/ A! BSiP（System In a Package）系统级封装，是将多种功能的芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。
* U# h. a' e4 U: N: hSiP将多个具有不同功能的有源电子元件与可选无源器件，以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装，从而形成一个系统或者子系统。
/ x! o1 p# w- h5 W1 [% f先进封装技术有两大发展方向，一种是晶圆级芯片封装(WLP），在更小的封装面积下容纳更多的引脚数；一种是系统级芯片封装（SiP），该封装整合多种功能芯片于一体，可压缩模块体积，提升芯片系统整体功能性、性能和灵活性。
8 Y/ [+ o* g4 z, ?% w4 D0 o广义来讲，SiP属于先进封装。但通常来说，先进封装更强调工艺实现，InFO，CoWoS，HBM，HMC，Wide-IO都属于先进封装技术，而SiP则更强调系统实现，只要是在一个封装中封装了多颗芯片并实现了系统的功能，则可称之为SiP。所以，SiP的含义更为广泛一些
0 V. _! ~$ J+ Q5 P1 ^6 [; N( Y2 F# t, W# s+ U8 Y6 u! P% ^
|
|
/1 
发表于 2020-8-25 10:48
收藏
淘帖
支持！
反对！