EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
SiP产品中，如果集成多个射频芯片的话，其EMI问题可能会变得更加难以处理。矽品精密研发中心处长蔡瀛州介绍了矽品精密的处理方法，可以在封装前加一层EMI屏蔽罩。
$ e; ]0 S9 I7 P2 B# b ( D4 T3 N3 h5 f4 z) W {
+ u- D6 A& D7 _. t2 w4 H, n$ P
图5：矽品精密研发中心处长蔡瀛州在介绍矽品精密的EMI屏蔽罩解决方案。
$ H) u% x2 V9 _2 W% z& l8 I 他同时介绍了不用应用场景所使用的SiP形式和发展趋势，比如云端AI和网络SiP产品常使用FCBGA、2.5D、3D和FO-MCM封装形式；边缘AI和设备常使用PoP和FC-ETS封装形式。
4 V8 P* f3 ] m9 c
& r/ c; b) t1 x
5 w- q9 [# H. [) P' D* d$ o 图6：AI新品的封装技术。
+ _7 M5 L' F2 c* n! _ 高性能计算封装趋势正在从开始的FCBGA和2.5D封装形式向3D封装转换。
& v) c: s) B. j* C6 n& Q0 Q
- _& h3 D5 S) I- V/ i8 }
9 b: k0 h: a6 L- h 图7：3D SiP技术的发展趋势。
9 \( C! Y& e- S$ s% Z 而SiP的测试挑战是显而易见的，因为系统复杂度和封装集成度都增加了，而产品上市时间却缩短了。那如何缓解SiP最后一步的测试压力呢？NI给出的解决方案是增加中间段测试。" |# W! D" h: D7 `. ?% J
SiP与SoC测试流程中都包含晶圆代工（Foundry）与委外封测代工(OSAT)，主要区别体现在OSAT段。在SiP测试的OSAT段测试中，基板（Substrate）、裸片（die）、封装等的测试会有不同的供应商来做，为了整个流程的质量控制，还会有不同的中间段测试。- t- l. s, H8 A- X* r! B5 Y' ]
3 o& I/ n* d7 X7 Z" }- n! Y! k 通常来讲，SiP测试的方法主要有4种：
* K5 c) M& d6 R, p( F' B4 q 传统的ATE测试，难以扩展定制；* t% m5 @1 ^" A9 E2 ]: }
In House Design Solution即定制化测试；
3 d& L8 C7 L0 I& r$ t, p 将系统级测试软件与传统测试仪器相结合；
+ D4 W8 ?" ^6 G; G Open Architecture Platform即开放式架构平台，它既有ATE的功能，同时它又可以很容易地集成到原来的中间段测试里面。
- l" J& Q& R |& I; U) N. r 最后一种开放式架构平台是NI亚太区业务拓展经理何为最为推荐的解决方案。% C. l; L1 j6 U5 L/ R
2 ~2 e& z9 J. z0 a | 
/1 
发表于 2020-6-17 11:31
收藏
淘帖
支持！
反对！