这段verilog代码是不是有问题啊，仿真波形错误啊？

mengzhuhao · 发表于 2007-11-21 20:45

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

是一个关于流水线方式实现的8位全加器
从书上抄的一个例子：
module pipeline(cout,sum,ina,inb,cin,clk);

output [7:0] sum;
output cout;
input [7:0] ina;
input [7:0] inb;
input cin,clk;
reg [7:0] tempa,tempb,sum;
reg tempci,firstco,secondco,thirdco,cout;
reg [1:0] firsts,thirda,thirdb;
reg [3:0] seconda;
reg [3:0] secondb;
reg [3:0] seconds;
reg [5:0] firsta,firstb,thirds;

always @(posedge clk)
      begin
         tempa=ina;
         tempb=inb;
         tempci=cin;
      end

always @(posedge clk)
      begin
         {firstco,firsts}=tempa[1:0]+tempb[1:0]+tempci;
         firsta=tempa[7:2];
         firstb=tempb[7:2];
      end

always @(posedge clk)
      begin
         {secondco,seconds}={firsta[1:0]+firstb[1:0]+firstco,firsts};
         seconda=firsta[5:2];
         secondb=firstb[5:2];
      end

always @(posedge clk)
      begin
         {thirdco,thirds}={seconda[1:0]+secondb[1:0]+secondco,seconds};
         thirda=seconda[3:2];
         thirdb=secondb[3:2];
      end

always @(posedge clk)
      begin
         {cout,sum}={thirda[1:0]+thirdb[1:0]+thirdco,thirds};
      end

endmodule
自己写了一个激励文件：
`timescale 10ns / 1ns
module pipeline_tb;

//Internal signals declarations:
wire cout;
wire [7:0]sum;
reg [7:0]ina;
reg [7:0]inb;
reg cin;
reg clk;
parameter dely=10;

// Unit Under Test port map
pipeline UUT (
      .cout(cout),
      .sum(sum),
      .ina(ina),
      .inb(inb),
      .cin(cin),
      .clk(clk));

always #(dely/2)clk=~clk;

initial
      begin
         clk=0;
         cin=0;
         ina=8'b0;
         inb=8'b0;
         #(dely*1000) $finish;
      end

always #(10*dely) cin=$random;

always #(10*dely) ina=$random;

always #(10*dely) inb=$random;

initial
      $monitor($realtime,,"ps %h %h %h %h %h %h ",cout,sum,ina,inb,cin,clk);
endmodule
但是仿真出来的波形明显不对啊

langhuamin · 发表于 2007-11-22 13:28

就是中间那组数据有一位算错了。估计是连续进位的问题。

[ 本帖最后由 langhuamin 于 2007-11-23 08:31 编辑 ]

mengzhuhao · 发表于 2007-11-23 08:58

原帖由 langhuamin 于 2007-11-22 13:28 发表 l. q; g* o* T0 q+ T; T0 m: d9 w# }
就是中间那组数据有一位算错了。估计是连续进位的问题。

问题是，为何第一个进位正确，而后面的两个进位就错误了？这属于什么问题？

langhuamin · 发表于 2007-11-23 12:28

据猜测，程序可能有问题。
{thirdco,thirds}={seconda[1:0]+secondb[1:0]+secondco,seconds};PCB

其中，{seconda[1:0]+secondb[1:0]+secondco,seconds}是6位，{thirdco,thirds}是7位，

导致最高进位出现问题。

此属推断，待验证。。。

可以尝试先将second[2:0]＝seconda[1:0]+secondb[1:0]+secondco;

再{thirdco,thirds}={second[2:0],seconds};

不过我这边现在没装这个工具软件。。。

[ 本帖最后由 langhuamin 于 2007-11-23 18:40 编辑 ]

langhuamin · 发表于 2007-11-24 11:54

回去试了一下，确实如此。
而且程序段可以作以下简化：

reg [8:0]ins;

always @(posedge clk)
  begin
   tempa<=ina;
   tempb<=inb;
   tempci<=cin;
end
always @(posedge clk)
begin
   ins=tempa+tempb+tempc;
   {cout,sum}={ins};
end

mengzhuhao · 发表于 2007-11-24 21:22

原帖由 langhuamin 于 2007-11-24 11:54 发表
$ Y+ m6 _9 Q# Z6 f* k- g6 x' n回去试了一下，确实如此。
' R- c+ I7 A/ q3 U而且程序段可以作以下简化：% ]( m: x2 a$ }8 m

2 x* E% ]- Y) H& r9 g1 }+ e) x& h7 r, x
reg [8:0]ins;
( B( @2 ^6 n. k- Y# U$ W0 r: s  F
2 L) S1 M: \2 M  {& ?always @(posedge clk)    ]$ J4 m3 E9 D% ^7 M
  begin1 P/ e7 m% J$ R
   tempa

虽然没错
这样的代码综合出来比流水线效率低
综合出来用的器件也多哈
呵呵

mengzhuhao · 发表于 2007-11-24 21:25

原帖由 langhuamin 于 2007-11-23 12:28 发表 ) A; Z: @% }# w, _% S L8 Z$ a; G6 w
据猜测，程序可能有问题。9 @8 J0 X4 M# |* D
{thirdco,thirds}={seconda[1:0]+secondb[1:0]+secondco,seconds}CB
. X8 e& F6 I4 C& j7 Y2 M& i) Q" H' T$ C- P O# _
0 T! Q) X8 E, f6 d) R$ U' B6 v& T. c+ W; A
其中，{seconda[1:0]+secondb[1:0]+secondco,seconds}是6位，{thirdco,thirds}是7位，
- t6 m( b1 E6 n' z, z3 y
: K/ g% z0 W: b6 z0 G3 p导致最高进位出现问题 ...

这个问题我也注意到了
但问题在于为何第一也是这样的效果为何就有进位变化
而只有后面的两个有错误？

不知道是否与verilog语言本事有关系？

我自己试了试
如何在加之前先把2位的值赋值给一个3位的值
这样就能保证赋值间的位数一样
这样进位的值就不会丢失了

langhuamin · 发表于 2007-11-24 22:05

原帖由 mengzhuhao 于 2007-11-24 21:25 发表
: e# S) N4 f$ m7 s6 _3 W" H
" F- x9 B8 }# A' ]这个问题我也注意到了# y# L5 j( R( `/ @$ G: V5 c/ x8 J. |, {
但问题在于为何第一也是这样的效果为何就有进位变化
, ]& M6 I5 ]9 l/ y' I `- E* e而只有后面的两个有错误？
! p5 U4 q% ~6 K2 B& v
4 i' E( \1 H( |0 R不知道是否与verilog语言本事有关系？
+ S9 @8 E: i& t! K1 W; A& \6 n
/ ?. z! E+ {9 j" x7 O我自己试了试4 E- q8 w" a- G6 L
如何在加之前先把2位的值赋值给一个3位的值# E0 A0 k7 k8 ^8 G8 \4 q n8 G" k
这样 ...

也可以说是verilog本身的原因吧，
因为这里{thirdco,thirds}={seconda[1:0]+secondb[1:0]+secondco,seconds}
并不是将右边计算完后得出的数据直接放入{thirdco,thirds}中的，
这里{}＝{};在次序上是先将里面的算完得出运算结果(这时已经确定位数)，然后再把结果作＝处理。分两步进行。
本质上与second[2:0]＝seconda[1:0]+secondb[1:0]+secondco；不一样。
一开始我也想到“在加之前先把2位的值赋值给一个3位的值”，这个方法和我说的那个原理类似。PCB

langhuamin · 发表于 2007-11-24 22:09

原帖由 mengzhuhao 于 2007-11-24 21:22 发表 : N- B1 v$ J* C- k2 o5 z( v

" Z; C+ s$ U E* ^7 y虽然没错. ~8 L* L7 s& [; u0 E7 D
这样的代码综合出来比流水线效率低
( N3 k1 j, _: ^* e3 {3 E综合出来用的器件也多哈- }! O" t8 P8 r' d. [! R( u: v
呵呵

呵呵，这个我倒没考虑过

mengzhuhao · 发表于 2007-11-25 21:52

原帖由 langhuamin 于 2007-11-24 22:09 发表
4 o# Y' o6 }/ @+ }+ E
2 w* Q$ O$ T6 G% R! l
$ s1 I% O! w/ P! A- [
7 ~- M. d5 h T+ k$ m( ^5 Y& M呵呵，这个我倒没考虑过

你可以参看一些教程里面的综合结果实例对比

代码不同效率不一样虽然结果相同

langhuamin · 发表于 2007-11-26 10:43

嗯好的,有机会会多去看看的.呵呵

帐号		自动登录	找回密码
密码			注册

这段verilog代码是不是有问题啊，仿真波形错误啊？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1