找回密码
 注册
关于网站域名变更的通知
查看: 1442|回复: 4
打印 上一主题 下一主题

时序疑问

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-9-29 10:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近在看一些时序方面的资料,可分析时序图时还是有些疑问,具体请看附件时序图“1.jpg”及相应逻辑图“2.jpg“,请大家帮忙一起看看,谢谢。
1 I0 g: E4 K7 l疑问:
8 W: ]' L# j: ~1.图中TDCO是指什么时间,是指我们通常所说的CLK到DCO的TCO时间吗?1 ^& V3 s$ u# }+ `
2.我写了一下它的相关时序方程:(不知是否正确)
- q  u$ h% U' w  Tsu_mg=Tcycle+Tdco_max+Tft_dco_max-Tpd_max-Tft_data_max-Tsu  4 O# i& @7 D& M* w8 n# p! V
  Thold_mg=Tpd_min+Tft_data_min-Tdco_min-Tft_dco_min-Thold           ) L$ }* Q* ]' L2 \3 a: K2 \8 J
(其中Tsu_mg为建立时间裕量,Tcycle为DCO的周期,Tft_dco_max为DCO的最大飞行时间,Tft_data_max为DATA的最大飞行时间,* q# \" [% ^$ @7 Z8 f' G, l
Tsu为建立时间,Thold_mg为保持时间裕量,Thold为保持时间)# B2 a2 D6 Z  V3 R# g
3.用SQ仿真时,可以得到Tft_dco_max对应为DCO的settledelay的最大值,Tft_data_max对应为DATA的settledelay的最大值,( g  v+ f2 T/ N  Q* M7 ^
  Tft_dco_min对应为DCO的switchdelay的最小值,Tft_data_min对应为DATA的switchdelay的最小值.

1.JPG (64.88 KB, 下载次数: 5)

1.JPG

2.JPG (11.45 KB, 下载次数: 2)

2.JPG

该用户从未签到

2#
发表于 2009-9-29 11:47 | 只看该作者
1)是的,从时序图中看出,Data的Tco为图中的Tpd,DCO的Tco为图中的Tdco8 o% i* v( n" ?
2)时序裕量计算公式,此时序图可以理解成内部时钟系统,它与外部共同时钟的区别只是取消了原本clk两条支路中的一个支路,你的计算公式整体上是正确的,但要为了考虑裕量的最恶劣情况,做如下修正
7 r) `5 d, d1 |) F! o# U. e Tsu_mg=Tcycle+Tdco_min+Tft_dco_min-Tpd_max-Tft_data_max-Tsu9 w+ ?3 k, R2 M$ q
  Thold_mg=Tpd_min+Tft_data_min-Tdco_max-Tft_dco_max-Thold
. `0 b1 v0 \: n
3)理解非常正确,无论是Data抑或是DCO信号在驱动端都是以CLK为基准的,即便后者也是时钟信号(准确的说应该是采样信号)

该用户从未签到

3#
 楼主| 发表于 2009-9-29 14:57 | 只看该作者
本帖最后由 yingjuan 于 2009-9-29 15:45 编辑 & j/ y  v) z6 {; V/ S2 Z0 u9 I8 g: U4 @  }

+ ~# d2 J' V+ u非常感谢楼上的回复。因为都是自己一个人在摸索,所以有很多方面还是比较模糊。$ `6 ?3 J. c& F  r
我刚才继续分析的时候又有个疑问,那就是建立时间裕量中Tcycle这个参数是怎么来的。一下理解不知道是否正确。+ `6 k: O  \* F7 X
1.从参考资料(4.jpg)来分析看的话,这个Tcycle的参数相当于参考时序图中的Tdelay参数,为数据和DCO在芯片内部的延时。. S# V- R6 o) \
2.时序图中我所标注的时间段即为Tdelay(请见修改后的时序图“3.jpg”),即3个时钟周期,也就是DATASHEET资料中的“OUT-OF-RANGE RECOVERY  3   Cycles ”,那么如此来看的话,时序裕量计算公式应该是如下:
1 `5 l  \8 l) B7 iTsu_mg=3Tcycle+Tdco_min+Tft_dco_min-Tpd_max-Tft_data_max-Tsu) H+ `  u7 f& J9 ~7 y5 }, J
Thold_mg=3Tcycle+Tpd_min+Tft_data_min-Tdco_max-Tft_dco_max-Thold

3.JPG (108.91 KB, 下载次数: 2)

3.JPG

4.JPG (57.28 KB, 下载次数: 1)

4.JPG

该用户从未签到

4#
发表于 2009-9-29 16:08 | 只看该作者
本帖最后由 袁荣盛 于 2009-9-29 16:23 编辑
$ }/ k1 l/ Y5 J$ M7 M' Y2 P1 M1 n( g+ e
能否上传数据手册或者告知器件料号% G  S/ i# o0 `, _
我想仔细看看再下结论1 A* C0 }, b4 s: h5 L' e1 r
我的第一帖是按照共同时钟的角度来分析时序问题的! ]% P: K' F7 t& O4 G# x6 Y% O8 j
事实上,如果源同步的延时是一个周期的话,可以用共同时钟来替代分析,这样比较简单
$ i+ o) H# |% R+ x4 D- E
" `9 m: X% |8 C- P' W; O  Z- d但现在你提出的3倍延迟,我仔细看了下图3中并不是3倍周期延迟,而是3.5倍) u# m; F! ^  L* m
DCO信号在CLK信号的下降沿触发  b  B, W& Y8 O
所以究竟是否是3倍周期延时有待证实
; E" [, I, T9 e. Q/ G个人觉得有可能是0.5个周期延迟$ r) |  |7 `/ I/ Z+ T+ D. e$ k
那个out of range recovery time和时序计算应该没有关系

该用户从未签到

5#
 楼主| 发表于 2009-9-29 17:01 | 只看该作者
芯片型号为AD6655,由于附件比较大,不方便上传,请需要了解相关资料的朋友直接在analog网站查询,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-23 01:46 , Processed in 0.156250 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表