本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 芯片SIP|封装设计 › FC+WB的设计，导入原理图后，芯片层怎么放
返回列表 发新帖
查看: 999|回复: 8
打印 上一主题 下一主题

FC+WB的设计，导入原理图后，芯片层怎么放

[复制链接]
冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    跳转到指定楼层
    1#
     楼主| 发表于 2024-3-6 14:24 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    FC+WB的设计，导入原理图后，芯片层怎么放？/ H+ a7 b$ X+ U  n* i8 \' J& d& l
    提前建好FC WB芯片的库文件  导入原理图后，怎么放置芯片。WB芯片层怎么放才能引出手指？
    4 @" i  f4 z; g; K

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    雨宫莲
  • TA的每日心情
    开心
    2025-2-12 15:43

    • 签到天数: 65 天

    [LV.6]常住居民II
    推荐
    发表于 2024-5-13 17:13 | 只看该作者
    1. 导入网表2. 将所用器件放置在Layout中，此时默认是Flip Chip
    ' s5 U8 L5 Q, k3 K: x+ c0 ?3. 点击左上角Edit - Die Stack，弹出对话框6 ~, h$ w" n2 n( g) T9 j1 z; v/ U
    4. 从“Die stack name”下拉列表选择想修改的器件，左下角的“RefDes”栏会显示器件的位号如“U1”
    6 J% d$ O" c( G3 F
    ) c1 Y% S  {, F6 J; d8 F5. 分别从“Attachment”和“Orientation”下拉列表选择“WIRE BOND”和“CHIP UP”，点击“Apply”9 e& L$ u: B: v7 h/ w
    6. 此时修改后的器件从FC变为WB，焊盘所在层也变成DIE层而不是Top层
    9 T& n  s1 S0 p% H（如果修改不了可能是当前叠层结构缺失了Die stack层或者器件含有Fixed属性）
    - s- H2 H  v: f4 t7 P1 P, Z- F4 M* M
    6 ?' u6 R; j* }" h& M7 p

    stack.png (106.45 KB, 下载次数: 3)

    stack.png

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 1 反对 0

    举报

    tencome

    该用户从未签到
    推荐
    发表于 2024-3-15 11:50 | 只看该作者
    冰睡着的水 发表于 2024-3-15 10:40
    , T; r  J+ ^5 V# C麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑 ...

    $ s2 E6 E5 Z% D2 [1 \" f) b+ D最简单的做法：  这几个名称都改成 U5 应该就可以。! r8 w7 R1 S" Q8 b' ^" Z, r0 x
    5 V! r6 j( o/ C" o

    + L" O( N) V. @) G: m! }>PCB Footprint = Name   = U55 T6 D( ~6 s6 s5 a7 c- u4 i
    >Reference = RefDes = U56 G& l  @- Q) H7 N+ G
    DEF Design:  好像没限制， 也用U5最省事。   
    6 s& Y; B# X5 o- ]1 T" k% p+ |+ _  N
    1 \% D8 A- Z3 F. D8 }: a
        % \7 o7 s- Z6 I. _  e, B5 X
    ' g# ~3 Q- k1 i; G- }$ M: L
    ' v% i! w. y! C& k, v
    + S/ }/ c: k9 ?9 `8 {2 y

    / s6 x% a5 S" Q- e+ O6 Y# S# R
    ' O, K2 U' |, t1 a+ K* {, S: y/ d/ T7 k6 V

    4 O8 E2 P- A3 c/ w

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 1 反对 0

    举报

    Sleep_xz

    该用户从未签到
    4#
    发表于 2024-3-7 10:58 | 只看该作者
    有截图吗？把有问题的地方截图

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    tencome

    该用户从未签到
    5#
    发表于 2024-3-7 11:14 | 只看该作者
    WB 芯片单独用 txt 格式导入， 再导入原理图就行。! [; x" K7 K! B7 x5 Z: N

    点评

    冰睡着的水
    WB用TXT导入后 为什么一导入原理图，之前导入的芯片就不见了？  详情 回复 发表于 2024-3-13 17:21

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    6#
     楼主| 发表于 2024-3-13 17:21 | 只看该作者
    tencome 发表于 2024-3-7 11:14
    . y* u* R" |: H- H) h( l; q% ]4 gWB 芯片单独用 txt 格式导入， 再导入原理图就行。

    ) X& J7 r4 P' Y* m1 c9 V6 K; T# MWB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？* C, `0 ^$ v  S7 R$ j; ^8 U3 U/ \

    点评

    tencome
    txt 里面的命名与原理图命名有差异。 txt 里面的 Name: xxx DEF Design: xxx RefDes: xxx 这几个命名 要与 原理图里面的 名称、footprint、 XXX (好久不用原理图，忘记了) 一 一对应才可  详情 回复 发表于 2024-3-14 15:40

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    tencome

    该用户从未签到
    7#
    发表于 2024-3-14 15:40 | 只看该作者
    冰睡着的水 发表于 2024-3-13 17:21
    / U/ q. ~8 K, w" U3 ~( aWB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？

    * D6 \" C4 @+ f" {" H, K! Ttxt 里面的命名与原理图命名有差异。 ) [4 ]1 ^* s0 v; Y6 ?9 _- a! U

    8 U6 p/ M! r1 |3 Jtxt 里面的
    / ?" ]3 m% e. s4 QName:   xxx+ B' m" V% L$ T
    DEF Design:  xxx                                       
    : p- B! o0 I6 D7 u% S6 ]7 w1 D4 nRefDes: xxx
    & F( P7 a" X' O: |5 P% t7 O% T
    - k7 m* J; m8 a% K+ O4 \
    " b( c7 O0 s, O0 i) ]( ^  w( f这几个命名 要与 原理图里面的  名称、footprint、 XXX (好久不用原理图，忘记了)      一 一对应才可以。
    & H/ y4 {! l: f0 G8 m3 s) @8 h0 ?
    " u! ?0 C8 H' x3 ~

    点评

    冰睡着的水
    麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑到L1层，不在die层  详情 回复 发表于 2024-3-15 10:40

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    8#
     楼主| 发表于 2024-3-15 10:40 | 只看该作者
    本帖最后由 冰睡着的水 于 2024-3-15 10:46 编辑 " d2 o- [) g" _5 W# X
    tencome 发表于 2024-3-14 15:40
    " R. T6 ]6 F4 d' L# p( Ttxt 里面的命名与原理图命名有差异。 + {2 T7 L  w: ~- F+ X

    6 a# C/ u. T; ctxt 里面的

    & U6 T2 a! `! F# W麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑到L1层，不在die层
    ; S, x2 U7 Y4 ]  S- t. @0 K% `- V

    d14c97fb-0190-4255-874a-3073c2d52fb2.png (16.48 KB, 下载次数: 4)

    d14c97fb-0190-4255-874a-3073c2d52fb2.png

    e2f5121b-78ca-4e71-8025-907239203c5a.png (24.21 KB, 下载次数: 1)

    e2f5121b-78ca-4e71-8025-907239203c5a.png

    点评

    tencome
    最简单的做法： 这几个名称都改成 U5 应该就可以。 >PCB Footprint = Name = U5 >Reference = RefDes = U5 DEF Design: 好像没限制， 也用U5最省事。 [attachimg]386608[/attachimg]  详情 回复 发表于 2024-3-15 11:50

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-24 15:39 , Processed in 0.187500 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表