找回密码
 注册
关于网站域名变更的通知
查看: 1468|回复: 5
打印 上一主题 下一主题

关于等长线的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-3-9 14:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我的板子有64根数据线
8 i7 \( h3 P7 _2 G, b0 H4 z% [在top层不能完全布通 需要把其中一部分布到内层
' Z' P4 a  Q9 C3 \- W! {这样走内层的线每根至少要两个过孔
) A5 r, y8 S, H+ U# b请问这样布等长线的话过孔的长度可以忽略不计吗
1 k0 p# r0 i0 u( B" o而且内层的信号速度和top层的信号速度不一样
7 K5 V) |# W( x( G" }2 W那么改如何做到数据线等长呢4 Z6 n' C6 j! o* y, C( H. ?5 @
5 m% m0 X$ Q# X) r% z: _) b
请各位帮个忙指导一下: A! y: w9 p4 G8 s
谢谢了

该用户从未签到

2#
发表于 2009-3-9 15:10 | 只看该作者
而且内层的信号速度和top层的信号速度不一样  `! p. r, A! u! ^
那么改如何做到数据线等长呢* W: p. |1 G) C* ~. @* O
————————————————————————; o, h& p. @7 c1 M  C. Z
这点我也想知道。$ I0 }" @. l6 F- c6 K# E
" I! S8 U" x8 `& R
另外,100Mhz的SDRAM的布线要求应该不是太苛刻吧,只要使SDRAM尽量靠近CPU,时钟线尽量短,布线随便布就可以。跑起来就没问题。(SDRAM是100MHz的情况。): T* M; P$ ^8 T
过孔应该可以不可虑。但是如果考虑的话,应该如何计算?
" n6 Z* H+ X7 J" d/ T同问。

该用户从未签到

3#
 楼主| 发表于 2009-3-9 17:20 | 只看该作者
高手来指导下呀

该用户从未签到

4#
发表于 2009-4-12 09:07 | 只看该作者
过孔对上升时间的影响,差不多也就十几二十皮秒,对于这个速度的可以不考虑了。对阻抗倒是影响大些

该用户从未签到

5#
发表于 2009-4-15 17:42 | 只看该作者
???????

该用户从未签到

6#
发表于 2009-4-26 01:14 | 只看该作者
一般情况下,一个过孔等于2~3MM的长度。SDRAM,DDRI,LAYOUT时可以不考虑。2 C7 \# `! G" t3 T) N( G7 Y5 X
但DDRII,DDRIII需要考虑。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 21:32 , Processed in 0.156250 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表