| sig不方便其实,乱匹配,比如你想所有的一组,它偏分四组,T点是这样的,烦 |
| 出错的在到SigXplorer里重新建一个ecset,mg设置同一个名字就好,地址线拓扑不一样经常有这个问题。 |
|
看来学习的还很多3 ], b) Y( E: }$ B6 S |
gavinhuang 发表于 2017-9-15 17:17 类似这个样子,这个是地址线的+ y; i: Z# F6 p* u) ~, ` |
$1A60C2AA470518D.jpg (56.26 KB, 下载次数: 4)
gavinhuang 发表于 2017-9-15 17:175 b8 j. b0 u! A7 v 在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去,然后set 里有个Constraint点下进去,然后再点Rel Prop Delay,在这里你可以设置多个pin-pin的等长拓扑,设置好之后保存更新到约束里,然后再到约束里找到和这个net拓扑相同的其它所有net,比如说所有的DDR data,然后加入到你刚才创建的那个拓扑就可以批量设置pin-pair的等长了data和地址因为拓扑不一样,要各找一个net建拓扑约束,不知道你能否看明白哦,可以网上找找教程 5 w: C/ W T" ^; e# c |
| 在没有skill可用的时候,只能手动一个个设置了 |
| 先设置PIN pair |
| pinpair设规则的时候就设好 |
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-12-12 07:04 , Processed in 0.187500 second(s), 30 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050