找回密码
 注册
关于网站域名变更的通知
查看: 1943|回复: 3
打印 上一主题 下一主题

[仿真讨论] 急问关于接插件附近反射的问题请教

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-12-30 10:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位好:
* X7 E# u1 `1 o       小弟想请教一个关于以太网中的一个问题:现在有一块以太网PCB板,该部分由CPU+PHY(单口百兆)+隔变+RJ45组成(带外网管口),分为扣板和主盘,扣板上有CPU+PHY+隔变+RJ45,然后在扣板的隔变上跟PHY的同一侧通过2.54mm的连接器连接到主盘上的隔变+RJ45,现在只焊接CPU+PHY+隔变(主盘)+RJ45(主盘),扣板上的隔变+RJ45不焊接,通过主盘上的RJ45用示波器测试百兆信号的眼图发现眼图有严重的塌陷,压模板情况很严重,通过ping CPU发现有丢包的现象出现,我怀疑是2.54mm的连接器附近阻抗不匹配引起了反射导致信号眼图塌陷蜕化。
  X- p7 W" g& L' r3 v    现在想请问:1、是否是因为反射引起的?
/ {9 o* X- m. y6 g- J: x% ]                         2、如果是由于在连接器附近的反射引起的,需要在扣板的连接器(2对差分线)附近做RC或者R到地的匹配吗?. B; R2 R5 i* |. B7 N
这里高手很多,想请教下高手遇到此问题该怎么解决为好?非常感谢!$ `+ q; l. }( h$ N# x8 h
                  

该用户从未签到

2#
发表于 2011-12-30 13:14 | 只看该作者
1)2.54mm接插件过100ohm差分,阻抗失配是肯定的) W6 ?* O6 c5 }3 b
2)眼图塌陷也可能和100base-t的驱动模式有关,如果有相关寄存器,调整试试8 J" g0 l2 H. ~  s$ ^& b: ~4 J) I
3)bob smith匹配有没有加  r- T8 g8 @6 p# Z
4)phy端的基准源的偏置电阻微调
8 J, p, ?$ K. ~7 M) m3 [定位的方法:
. z0 H+ P" |3 F' A1)CPU+PHY+隔变+RJ45全用扣板上的,在信号不过接插件的情况下,进行100base-t测试,看是还出现压模板+ Z: @  y5 B; v% c
2)既然有做隔变和RJ45的兼容设计,stub如何处理,是否得当

评分

参与人数 1贡献 +10 收起 理由
shark4685 + 10 很给力!

查看全部评分

该用户从未签到

3#
 楼主| 发表于 2011-12-30 16:35 | 只看该作者
首先很感谢forevercgh的耐心解答,小弟表示由衷的感谢!' V( V& M8 A' t9 q4 n/ `# s. P2 Z
对于版主提出的几个问题,我还想继续提个问:
$ h$ y0 ?' W( h) S, Y. t(2)中所说的100base-t的驱动模式具体指的是?一般会在PHY的什么寄存器里设置?
6 Q0 F# L% s; A: J9 K( n8 c(3)Bob-smith匹配有加;
! c  z+ h2 Z  p8 T9 m; [' R5 O(4)PHY端的基准源的偏置电阻指的是那个精密的下拉到地的电阻吗?
$ K  N/ i% q& l, c) k  [+ k; o: `& R# q7 M
对于定位我已经做了如下实验:) ~* [( W- V1 C
(1)不经过接插件,只在扣板上焊接隔变和RJ45,并将隔变与接插件的走线隔断,不留STUB;
8 ^8 A# w' o) _3 Z1 f( n(2)在扣板上直接从PHY出来的差分线飞到下面的隔变,扣板上的隔变不焊接,并将隔变与接插件的走线隔断,不留STUB;# m+ j# h) l- l: \, o* {6 s
(3)在扣板上直接从隔变出来的差分线飞到下面的RJ45,主盘上的隔变不焊接,并将隔变与接插件的走线隔断,不留STUB;
. f+ V) y6 P( d+ \, ?4 |    以上三个实验测试眼图发现均可以通过,虽然有极少部分压模板,但是没有出现塌陷的情况。但是只要经过接插件眼图就有很严重的蜕化现象。所以我怀疑问题就出现在接插件上。' x( I2 |  v% _2 x% h5 V
    我在扣板的接插件2对差分线上分别做了以下实验:
6 ~+ C1 e; b3 n4 R& L0 H& q, L! \3 e(1)并49.9欧电阻+10pf电容到地;阻值从47逐渐变换到82欧
5 t7 Z, R1 F+ q$ a(2)只并10pf电容;, i; I6 s/ u6 U
(3)只并5pf电容;( Z; T* R/ P. r! s/ K7 o" _
(4)并47欧-100欧电阻;* j4 }( V+ a; x& M3 \
    以上四个实验中,只有实验一的49.9欧+10pf眼图可以通过,ping包也不会出现丢包的情况;其他的实验均未解决该问题;实验(4)中的并电阻到地可以改善眼图的塌陷情况,但是信号幅值减小了很多,随着电阻阻值的增大幅值有所增大;
- m2 S* P5 Y% I( L2 |    这就是我今天做的一些实验,不知道有没有说服力,还请高手指点!非常感谢!% d8 F9 h* I# ]6 q" E

该用户从未签到

4#
发表于 2012-1-9 10:11 | 只看该作者
可以试试:主板phy后面加两个0欧电阻,一个到主板隔变TR,另一个到连接器,用哪个RJ45就焊接哪个电阻,另一个电阻断开。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-11 09:10 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表