找回密码
 注册
关于网站域名变更的通知
查看: 6734|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:
# S3 ]( ~# p# k+ P# j
7 ?" o2 d. f; e% M3 [+ ?7 l4 f

该用户从未签到

推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:
8 Y3 B$ n# D, Z( \, d) {VCC、VDD、VEE、VSS的区别
7 J( ~$ a2 ?( U4 t( u# G7 t' H1 [  u2 m

0 Q0 b$ ?5 O+ f  b  X+ V  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?
$ P: z  d$ g; L+ |/ U" H6 ]  一、解释
, h2 U0 y$ `2 ~) C% U& n  VCC:C=circuit 表示电路的意思, 即接入电路的电压
1 N6 u0 P; X3 i  VDD:D=device 表示器件的意思, 即器件内部的工作电压;
" J- V: P( Z3 q5 D" B; h" G  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压7 M( M- a1 U' b: w% r9 n7 ]
  二、说明
& _; U4 I; S3 B# e% M5 [" _  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。- j* {# y! s" l5 I. m; h. r7 ^
  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。8 x* I4 T, i+ r$ F  @0 [& q
  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。3 }! Y7 `1 K) N. ?  ~
  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源/ K* X4 }4 w; \. T: X' N
  另外一种解释:6 D! _1 c! w# A6 c) ?$ l1 f  p0 d& m+ v
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.
3 y3 @6 @7 A& U- v) v  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
! @4 _) }) Y  F& z  R  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上
% i* {1 S' W' |1 Z! ]0 Y3 M$ N  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
% W7 g8 _3 j. y8 S/ B  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.
0 C# E/ |4 ?: h  L" |3 W6 r  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台2 o' t' w: k+ o0 s
 /*******************************************************/3 v7 e" w6 h) F! f  l
  单解:
; [  q2 J4 C: d' [& r  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)
9 n( T: f$ Q+ N" F# X6 W; s: m$ ^1 O; Q  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)% r% r9 s7 S; H3 K2 F
  VSS::地或电源负极
& X7 n% O2 ~8 G$ h, i- G  VEE:负电压供电;场效应管的源极(S)/ w+ w: |% W2 o7 d1 Z* p
  VPP:编程/擦除电压。
8 I0 k& V- J" j, q  详解:
0 a# `. e/ u9 H* b0 m  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:1 J+ ?+ y0 @- t
  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !% L: p' o8 g% Z9 u$ B
  VSS:S=series 表示公共连接的意思,也就是负极。5 }4 e' l- e! v) H$ ^8 t
  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。5 T6 f: L8 q9 H. ~' b
  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。4 w/ Y- O( Q1 x" H! u

$ a" f6 C) `6 _" b$ }$ \/ l/ l

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:
. M* ?& w( S  P: c# [( hAllegro画元件封装时各层的含义
7 Y) ?1 V0 F# A" K# _' U( ^% bpad目录" o* m" D0 l7 X# n4 J& i
9 N6 C1 |+ k0 c7 J9 t. d/ B

/ G2 U* d0 x; R6 e5 D1 c: d  o; `psm目录(或者把PSM目录分为:shape目录、flash目录、package目录)
0 g; q/ }2 T# \
, s9 r0 k$ ?. c# k; I* C- K
( f  ^8 U/ J7 [+ P( s$ x- h
! f8 ]. h& g/ B1 {+ R7 F8 \* i; Z

( P2 v# [  F, [9 t$ o: _9 }2 D1 L封装制作步骤(前提是焊盘建好了~)9 s/ a/ I. Q- f! N0 ?& U5 n# V: v
1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;
5 G1 F; K: c5 _7 F' b+ ^- i0 J: m6 e7 r, Z$ \

3 Z* V: Q( t! ^2、添加装配外形,设置栅格25mil,选择ADD->Line 8 [" D9 n! W' `4 y" n" t
class和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;
$ Q' E" I' y" d6 B8 G+ O9 w   添加丝印 % S1 C1 f. t6 p- O5 d( \
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;
' i3 G; n+ t0 E0 ]
% K( d0 M' c# K  X

' v9 ~- P" R  W3、添加标号RefDes
" }1 _* R1 N5 l+ Dclass和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;" [1 @4 d# z' L) H0 f3 C
class和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;
" I1 |, K/ }5 m
" V; w2 @; H4 ~/ K3 M

# e: g" Z7 y' X" {7 Vclass和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;8 F# t1 S# L( l1 F1 J3 p
class和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;
. @; s' s( j( I- d; R  v9 C' r3 F  J3 Y% U  M. R

* Z1 F( c% w6 [) n0 A4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;2 v  E5 A1 g( l: j/ `' y
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;5 \3 f0 D' D. N; p0 l4 F6 c
9 @9 V$ e0 |2 K3 ^

- O! q: D0 ~5 w$ y3 F, V! s7 n5、定义封装高度(可以选择)
8 w. m' M6 K8 E; t) y选择Setup->Areas->Package Boundary Height;7 K; _" [1 A& b
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;
4 y. D( W! K+ r7 e/ T. o点击刚才画的封装边界,输入高度;# A  d8 w6 G) S; B! }/ `( \& H6 ]

3 y; v/ v3 ^4 ?  S/ ^

1 i) w- Y; H: l9 p5 z# M  u; Z6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;3 k7 Y( M2 }( B' c( t9 c
class和subclass 为 Manufacturing/No_Probe_TOP;0 `) U$ O; g0 z6 u9 u( v: E: d

$ d1 a/ f% E  y4 \2 {
# J# _: Z- [# z0 E* L, e
PCB封装的一些规范:% l# L9 [8 j$ U# e) r) Q& R1 `
1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,
, A" {+ e$ ?% ]  [# M) t: A   一边就是5mil);在小尺寸下,大6mil;
6 C9 q, v" F+ L) g: i0 r; g1 Q/ l3 r1 G: I: w9 R

3 ?4 |1 q: l: _. G" r- N2 G2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;: N. X/ A" w! j" A: k6 t, a

, A3 N  [# a/ ]
4 x- m6 w2 @( D4 J( g) N
3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;: A+ @4 q- Y6 n# M
9 d5 P. Z) }) l

2 g0 ^. f; ^2 E# t+ m4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;8 }* r0 r1 M9 i, F) ]# C
: Q& o. ], H1 P7 L

9 t8 c: G$ P$ S$ n% z& d& ]做双排封装的时候
( r, ?* D# R  a, y2 Z1、 e   = e;3 k# k8 P% X  o6 @  s! z
2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;
6 g: ]" T7 T$ _6 x3、 E   = Emin - 20mil(0.5mm);
* z) T" e0 V0 \& z8 X4、 D   = Dmax;9 Z6 J& B8 `6 G+ F- V2 Q; ^

! S( Q: Q$ H* m+ K5 O # W) A; ]3 T2 M1 C7 U
大部分是复制的,莫喷。
* w5 U4 l$ ^, D5 t) O% t

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:9 R. g7 J' n* I) J

7 M$ J0 h+ V5 G) d# ssilkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。
3 p- L7 c- b; l: z$ b( T

; u- }8 M: n* x# {: S9 ]5 Q  z- ~3 c% ]; p, [5 s3 T+ Z0 E

  B. ?0 }1 Z% G  V

  V: O3 K5 F. C0 \

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

该用户从未签到

2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。
+ ^& S! l' ?$ m% I6 J& A
7 k9 }  k0 }* I5 l" n4 y0 g  D
Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71) : E- Q, Y3 @- ~: h/ t

' J6 M0 a+ }) m/ H7 m% c3 d/ T3 }% }5 v2 }& L& m& Q/ ~& V. H) \
  • TA的每日心情

    2020-7-21 15:38
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    4#
    发表于 2015-5-16 11:54 | 只看该作者
    周末人少,不过这样的帖子早晚得沉。。6 {% A6 e5 [' o6 @
    class和subclass顾名思义,就是组的意思。
    2 B. V! a" i/ H/ v( z/ e* I把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。$ ~) \7 o. H5 U; L
    这个用文体不太好表述,你用的多了,就自然理解了。( m4 F6 p) K6 q" x4 X; S. S
    关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了

    该用户从未签到

    5#
     楼主| 发表于 2015-5-16 12:49 | 只看该作者
    kinglangji 发表于 2015-5-16 11:54; T$ ]! N. K3 \5 t' v7 y" S
    周末人少,不过这样的帖子早晚得沉。。
    ; d" W; {: ~. I9 C# P$ uclass和subclass顾名思义,就是组的意思。
    . @! o3 @% j! h: u把相关的层面分下组, ...
    , x2 }9 ]* K8 j  N

    5 F/ U* Q4 b1 B& J3 w

    该用户从未签到

    6#
     楼主| 发表于 2015-5-16 13:26 | 只看该作者
    http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

    该用户从未签到

    9#
     楼主| 发表于 2015-5-16 14:58 | 只看该作者
    今天就到这。

    该用户从未签到

    10#
    发表于 2015-5-16 16:26 | 只看该作者
    果然牛逼呀,我也刚学

    点评

    一起 一起。  详情 回复 发表于 2015-5-16 20:09

    该用户从未签到

    11#
     楼主| 发表于 2015-5-16 20:09 | 只看该作者
    xiesonny 发表于 2015-5-16 16:26, S6 K( v  Y7 \7 G- c" ]4 h
    果然牛逼呀,我也刚学

    ) ^4 v9 p' Q0 q2 q' Z4 t' V5 f; t一起 一起。
    ( i. R# Z, W2 W

    该用户从未签到

    12#
     楼主| 发表于 2015-5-17 15:58 | 只看该作者
    今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2)
    / b7 x, V) ~1 ^5 |

    该用户从未签到

    13#
    发表于 2015-5-18 10:09 | 只看该作者
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    点评

    有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

    该用户从未签到

    14#
    发表于 2015-5-18 11:13 | 只看该作者
    俺也在学习。。。。

    点评

    一起一起  详情 回复 发表于 2015-5-18 23:26

    该用户从未签到

    15#
    发表于 2015-5-18 12:36 | 只看该作者
    longzhiming99 发表于 2015-5-18 10:092 v! H* P. a( b) q: e& A6 [4 h8 _6 m
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好
    1 J8 |# m* F4 x, I
    有道理,还是关掉好看,或者换格点颜色

    点评

    好~我试试  详情 回复 发表于 2015-5-18 23:26
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 08:22 , Processed in 0.171875 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表