DDR3走线分组

ggbingjie · 发表于 2014-12-4 16:31

天翼发表于 2013-11-21 16:115 ^5 S1 Q4 e+ L& V8 ]
具体DDR3信号走线等长，以16bit DDR3 为例, t+ _ ]5 G2 j3 B5 `. f( ]
一、时钟信号CLK) V5 s3 [7 Z: f
时钟信号CLK 的长度要求如下：

我想问下数据组和数据组之间有没有长度控制要求？因为我觉得比如cpu是32位的处理器，应该一次处理32位数据，两个字节的数据，这两个字节的数据应该在时序上也有一定的时序要求的

lzwandny · 发表于 2014-12-4 22:39

天翼发表于 2013-11-21 16:11& v( ~# R* Q( _2 C
具体DDR3信号走线等长，以16bit DDR3 为例
5 e% w3 j1 q% f0 S) ~, K! D0 r8 Q! {一、时钟信号CLK& I8 o( V2 d) H' j3 B, t* h
时钟信号CLK 的长度要求如下：

阻抗设置有什么要求呢？

lzwandny · 发表于 2014-12-4 23:04

天翼发表于 2013-11-21 16:11
# x- J- B5 o5 N3 S e" ]具体DDR3信号走线等长，以16bit DDR3 为例
3 |# \6 C8 R; {$ b0 G一、时钟信号CLK& ^, g' K: O8 }: i9 @# ~
时钟信号CLK 的长度要求如下：

时钟差分线的NECK模式走线最好不要超过时钟线总长的多少为宜啊？

killer00 · 发表于 2014-12-18 13:03

以16bit DDR3 为例,走线分以下几大组：
1、时钟信号CLK。
2、数据选通信号线DQS。9 ~7 Q8 X# R7 ^; g6 `
3、数据信号线DQ[0:31]。
  (1) DQ[7:0]以DQS0 为一组。. l6 J0 F: J. Q5 y$ O0 Z
  (2) DQ[15:8]以DQS1 为一组。
  (3) DQ[23:16]以DQS2 为一组。( Q: T" H0 f3 O( X: {6 u" w7 c/ t
  (4) DQ[31:24]以DQS3 为一组。" g' p. L7 D/ h4 }( t
  数据走线推荐以 GND 层为参考平面，在无法满足的情况下，要求同组同层走线。
4、数据掩码信号线 [0:3]；; o8 z2 ?) b1 `* \
5、地址信号线ADDR[0:14]；8 v; a. U) ?; a8 X* p: `; M
6、控制信号线BA[0:2]、DM、CKE、CSN、WEN、CASN、RASN、ODT；

LX0105 · 发表于 2014-12-22 14:34

控制和地址线等长，
DQS线和时钟等长。
DQ数据线和同组的DQS线等长。

egomehoho · 发表于 2015-3-6 21:21

:):)

帐号		自动登录	找回密码
密码			注册

DDR3走线分组

推荐内容 /1