本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 硬件设计讨论 › 时钟缓冲器layout走线是否要等长问题请教
12
返回列表 发新帖
楼主: 五个国王
打印 上一主题 下一主题

时钟缓冲器layout走线是否要等长问题请教

[复制链接]
五个国王
  • TA的每日心情
    怒
    2025-10-29 15:38

    • 签到天数: 122 天

    [LV.7]常住居民III
    16#
     楼主| 发表于 2025-6-26 16:28 | 只看该作者
    Dc2024101522a 发表于 2025-6-25 15:29
    . b2 m1 x3 g1 x大家是不是不在一个频道上？评论中的时钟究竟是芯片XTAL时钟，还是rmii中的CLK时钟信号？楼主说连的是mii， ...

    + X3 W8 p/ z; M$ W+ u5 U8 w* h时钟不用等长吗？我让对接的同事难做了
    8 O% n4 i: I/ I8 `' a

    点评

    Dc2024101522a
    不是啊，有时序要求才需要做等长，而Xtal是芯片总时钟，这个时钟没有必要等长，在一些大型设备中，如果没有时钟同步的需求，经常是一个芯片配一个晶体，哪怕有时钟同步的需求，也不需要强制等长。而像MII、RMII这种  详情 回复 发表于 2025-6-26 17:46

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    EDA365微信号及QQ群号！
    超級狗

    该用户从未签到
    17#
    发表于 2025-6-26 16:41 | 只看该作者
    五个国王 发表于 2025-6-26 16:27, s8 F0 z. e: E( _+ _
    谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

    4 C4 {/ y) h0 ]- N6 t主要是如大家講的，各個時鐘間有沒有同步的需要，沒有同步需求就不需要等長（Length Matching）。- g3 j8 W6 t9 T) @" ?  D
    ! V) O7 r4 E1 |8 e# a/ b3 c
    再則部分人所言，25MHz 也不是很快的時鐘，等長（Length Matching）的限制會比 DDR 或 PCIe 這些總線寬裕很多。2 |6 j2 J7 S6 _5 `2 y

    # K/ E3 H7 _1 S; F4 l/ x* R0 F/ F
    9 h9 i8 }. ?# d7 E1 A) C# W

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    myiccdream

    该用户从未签到
    18#
    发表于 2025-6-26 16:52 | 只看该作者
    本帖最后由 myiccdream 于 2025-6-26 16:55 编辑
    5 w: C. H5 _' c! {$ y" Y
    五个国王 发表于 2025-6-26 16:27
    3 G4 r5 S4 W; z谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

    & R0 b, g8 `. R% K9 h你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。5 {, n" i% a7 J* L
    而且对于一个做硬件的来说，如果没有把握的事，就要按照最严格的要求去做，我们不是软件，可以天天debug，
    ! H) B; K- b2 w. b8 Y- g* o硬件改一次版 那可是老板的嫌弃 和money的支出
    0 q* Z# L; I1 m* q( `
    4 w3 J$ U$ E; f) A
    7 A  U& V" r7 o7 e" {, r5 HRMII 的要求看这个地方，* ]( V7 K! s3 [. `" ]- W( G/ G
    https://www.intel.cn/content/www ... phy-interfaces.html
    " n3 G1 S* @$ n* Z, Z; K% m3 S' h% U- ?+ ~9 |- ]+ k: e% Z+ e
    3 ~* A3 l/ I1 l0 Z* M) a

    点评

    五个国王
    好的，谢谢，感觉还是需要学习的东西太多了，这个分享很赞！以后多去上面学习相关标准和规范，严格要求自己  详情 回复 发表于 2025-6-26 17:08

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    五个国王
  • TA的每日心情
    怒
    2025-10-29 15:38

    • 签到天数: 122 天

    [LV.7]常住居民III
    19#
     楼主| 发表于 2025-6-26 17:08 | 只看该作者
    myiccdream 发表于 2025-6-26 16:52
      o, y  R- x4 o* z7 M你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。; V  ]; X2 t: D/ s* n" Q' A3 c3 \
    而且对于一 ...

    & y4 L" j! K2 z. u+ j好的，谢谢，感觉还是需要学习的东西太多了，这个分享很赞！以后多去上面学习相关标准和规范，严格要求自己
    ) s( V# a* t% `! r

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    Dc2024101522a
  • TA的每日心情
    怒
    2025-7-22 15:01

    • 签到天数: 8 天

    [LV.3]偶尔看看II
    20#
    发表于 2025-6-26 17:46 | 只看该作者
    五个国王 发表于 2025-6-26 16:28
    $ F; _1 m; N' F- L' M时钟不用等长吗？我让对接的同事难做了
    ; l8 ?  E+ r4 P, z" {
    不是啊，有时序要求才需要做等长，而Xtal是芯片总时钟，这个时钟没有必要等长，在一些大型设备中，如果没有时钟同步的需求，经常是一个芯片配一个晶体，哪怕有时钟同步的需求，也不需要强制等长。而像MII、RMII这种做等长是指做组内等长，也就是时钟和信号线等长控制一定长度，以确保建立保持时间满足要求。) v, T, s- U% C% P# N

    6 j7 H* v) V6 E
    " g0 P. H& p8 s+ i9 w你需要搞清楚芯片的Xtal时钟和信号clock时钟之间的区别。. b3 o5 C! k- J6 D* S

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    12
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 01:51 , Processed in 0.156250 second(s), 20 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表