|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Tronlong123 于 2025-3-28 14:34 编辑
+ q* z+ Z4 I! V0 T' i9 [2 L
0 l# M0 e, F, E在工业控制与数据采集领域，高精度的AD采集和实时显示至关重要。今天，我们就来基于瑞芯微RK3568J+ FPGA国产平台深入探讨以下，它是如何实现该功能的。适用开发环境如下：
3 v+ K4 [ ^7 h. \% s% tWindows开发环境：Windows 7 64bit、Windows 10 64bit
, P# U* u) x5 u) \Linux开发环境：Ubuntu18.04.4 64bit、VMware15.5.54 {+ |7 e' \9 C2 Z. T
U-Boot：U-Boot-2017.095 S3 `6 m+ `, H6 R
Kernel：Linux-4.19.232、Linux-RT-4.19.2328 `- a4 r; j4 l
LinuxSDK：LinuxSDK-[版本号]（基于rk356x_linux_release_v1.3.1_20221120）5 G" y) l6 A! ^2 J2 A8 Q) p
AMP SDK：rk356x_amp_sdk_release_v1.2.3_20230515, I) m+ ?/ F, B% V
Pango Design Suite(PDS)：PDS_2022.2-SP3
4 b2 G# b- P R# Y4 D+ [; E硬件开发环境：创龙科技TL3568F-EVM评估板（瑞芯微RK3568J + 紫光同创Logos-2）、TL7606P模块（CL1606/AD7606芯片，8通道，采样率200KSPS）、TL7616P模块（CL1616/AD7616芯片，16通道，采样率1MSPS）。9 F6 j8 Q+ N( l9 w/ S* H
* x8 I/ l# g! [6 W5 d0 r6 ~9 R测试数据汇总7 u4 s1 i# T. J* d
测试数据汇总如下：2 ~9 j# k" [# m: J
表 1 . Y/ H' W8 z: n( c- d
RK3568J + FPGA国产平台6 P* x- F6 Y, i5 {7 m: [) K% ~
瑞芯微RK3568J/RK3568B2处理器集成了四核ARMCortex-A55处理器，主频高达1.8GHz/2.0GHz。创龙科技基于瑞芯微RK3568J/RK3568B2 + 紫光同创Logos-2PG2L50H/PG2L100H FPGA，推出了SOM-TL3568F工业核心板和TL3568F-EVM评估板。3 s: [( L2 }! y% J% ~& J' l
值得一提的是，创龙科技SOM-TL3568F核心板的ARM、FPGA、ROM、RAM、电源、晶振、连接器等所有元器件均采用国产工业级方案，国产化率100%！
s( a- ]) [0 v% \此外，RK3568J+ FPGA评估板具备丰富的接口资源，包括3路Ethernet、3路USB、3路CAN、RS422/RS485、2路SFP、FMC等通信接口，以及MIPILCD、LVDS LCD、TFT LCD、HDMI OUT等视频接口，满足客户的项目评估需求！8 |5 Q9 J- }% Y8 Z9 x2 D
2 E4 d& m% N, i4 g V
RK3568J + FPGA核心板典型应用领域
+ r2 L$ |' h/ ?; n4 [; ]图 1
$ ^% t3 y6 Z) N& C$ \; M; ]# Bpcie_ad_display案例演示
+ W/ |+ L2 l2 |) {为了简化描述，本文仅摘录部分方案功能描述与测试结果。5 U5 V: c: R- M! |6 A5 q% w9 o; m
案例说明
V% K( F) g/ W& ^" P( X案例基于FPGA端采集8/16通道AD数据，ARM端CPU3核心运行RT-Thread(RTOS)程序，并通过PCIe总线从FPGA端接收AD数据。ARM端CPU0、CPU1、CPU2核心运行Linux系统，CUP3核心（运行RT-Thread(RTOS)程序）通过rpmsg将AD数据发送至Linux应用程序，Linux应用程序通过rpmsg接收RT-Thread(RTOS)发送的AD数据，并将数据转换得到电压值，然后通过Qt显示波形至显示屏。+ y# D$ M- E6 H" M$ a* T
备注：本案例目前仅支持在CPU3核心运行RT-Thread(RTOS)程序。* R3 [5 O- a8 k% R5 R& M
系统工作示意框图如下所示。0 V% M* h( y4 q" w
图 2 系统工作示意框图 案例演示
! x& B: b) o$ X: c' R请将创龙科技TL7606P模块连接至评估板FPGA EXPORT(CON26)接口，将HDMI显示器与评估板HDMI OUT接口连接，将评估板USB TO UART2串口、RS232 UART0串口连接至PC机，硬件连接如下图所示。
4 u7 E3 J+ ?; q. X& W- s# U图 3 案例支持TL7606P模块8通道同时采集与显示。本次测试以TL7606P模块V1和V5通道为例，请分别正确连接至信号发生器A通道和B通道。信号发生器设置A通道输出频率为200Hz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号，B通道输出频率为1KHz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号。
L- m) v7 I$ d4 R请参考产品资料完成环境配置，将本案例FPGA程序固化至FPGA运行，将amp.img镜像文件固化至评估板。将案例可执行程序拷贝至评估板文件系统后，执行如下命令，以连续模式采集数据。
( ~ N) N( G7 s" {0 D; x, ~Target#./pcie_ad_display -d ad7606 -m 2/ @1 P- O! v" i& |! |* K( i. X/ s$ m
图 4 同时，HDMI显示屏将会实时显示动态波形，如下图所示。0 P$ ~* A% x+ P: u7 K& G
图 5 当你想停止程序运行时，按下"Ctrl + C"可停止程序运行。9 s: T) |- ^; v
图 6 到这里，我们的演示步骤结束。想要查看更多瑞芯微RK3568J + FPGA国产平台更多相关的案例演示，欢迎各位工程师在公众号（Tronlong创龙科技）查阅，快来试试吧！
+ h' `9 D5 y% Q3 H! s: J8 z |
|
/1 
楼主
收藏
淘帖
支持！
反对！
发表于 2025-3-28 18:46