封装电路板Q3D参数提取电容过大怎么办

tencome · 发表于 2024-8-3 15:55

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

两根走线都是4000um左右，线宽线距都是30um。
一个是直线，两边都是包地，旁边还额外打了2个对地孔，第二层跨了5个电源和地平面。
一个是弧线，两边也是包地，旁边没有对地孔，第二层跨了3个电源和地平面。

为什么仿真出来直线的电容 0.8（自容）大于弧线 0.6 （单位好像是pF）？怎么减小电容？

Getaway · 发表于 2024-8-6 10:54

通过综合考虑布局、材料、屏蔽技术和仿真优化，可以解决封装电路板Q3D参数提取中电容过大的问题

帐号		自动登录	找回密码
密码			注册

[Ansys仿真] 封装电路板Q3D参数提取电容过大怎么办

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1