本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 芯片SIP|封装设计 › FC+WB的设计，导入原理图后，芯片层怎么放
返回列表 发新帖
查看: 994|回复: 8
打印 上一主题 下一主题

FC+WB的设计，导入原理图后，芯片层怎么放

[复制链接]
冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    跳转到指定楼层
    1#
     楼主| 发表于 2024-3-6 14:24 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    FC+WB的设计，导入原理图后，芯片层怎么放？* ?6 j; q7 o6 K+ G% _
    提前建好FC WB芯片的库文件  导入原理图后，怎么放置芯片。WB芯片层怎么放才能引出手指？7 a& X, P3 r  E3 `" ^- F/ l

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    雨宫莲
  • TA的每日心情
    开心
    2025-2-12 15:43

    • 签到天数: 65 天

    [LV.6]常住居民II
    推荐
    发表于 2024-5-13 17:13 | 只看该作者
    1. 导入网表2. 将所用器件放置在Layout中，此时默认是Flip Chip3 c: Q2 x6 ~# ~& O" r5 Y1 K
    3. 点击左上角Edit - Die Stack，弹出对话框9 X, I7 l! S8 c3 ~- S4 @# l' p
    4. 从“Die stack name”下拉列表选择想修改的器件，左下角的“RefDes”栏会显示器件的位号如“U1”
    + b/ k# r# X$ u$ Q; P- ]
    + O! j; H# ?. t; ^; [5. 分别从“Attachment”和“Orientation”下拉列表选择“WIRE BOND”和“CHIP UP”，点击“Apply”5 M. D% B/ V) r+ d0 j4 r
    6. 此时修改后的器件从FC变为WB，焊盘所在层也变成DIE层而不是Top层
    1 \  g( ]. y2 u1 g( ^5 V（如果修改不了可能是当前叠层结构缺失了Die stack层或者器件含有Fixed属性）# G+ e0 V) i" {+ t. F: {' t
    2 ]: E2 o% E$ q9 [

    stack.png (106.45 KB, 下载次数: 2)

    stack.png

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 1 反对 0

    举报

    tencome

    该用户从未签到
    推荐
    发表于 2024-3-15 11:50 | 只看该作者
    冰睡着的水 发表于 2024-3-15 10:408 ~1 E7 N# P) j, Q
    麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑 ...
    ! G+ g; f, p# c4 z8 Q2 w: e
    最简单的做法：  这几个名称都改成 U5 应该就可以。
    * y1 ]. L9 q( ^5 F! V9 I* c* b
      g3 }4 }! }( `" C" f* u' w* B, [  [: F6 D! I! e
    >PCB Footprint = Name   = U5$ o, n$ h& Y9 M2 {, y8 \
    >Reference = RefDes = U5  u7 U. @; H( Q- ^; l8 l
    DEF Design:  好像没限制， 也用U5最省事。   
    7 {1 @: Q8 [1 W& a7 s. g5 i% R6 l$ o3 j8 V# P

    3 o  D. F7 w! T& J. Z    # e. H' k7 H6 y1 v

    ; s5 K! |7 n. m7 P+ O6 D  b. x  e
    . A7 t8 g# s* O% R
    0 B+ y: T1 B0 C2 H( I
    ! ~# ?% B0 }( [$ i! @/ U
    + X6 P1 v* O& f5 ~$ W! b4 T+ H
    1 u3 q" Z  \1 r7 b( t3 G: Y/ N/ u+ |; @" s6 k

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 1 反对 0

    举报

    Sleep_xz

    该用户从未签到
    4#
    发表于 2024-3-7 10:58 | 只看该作者
    有截图吗？把有问题的地方截图

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    tencome

    该用户从未签到
    5#
    发表于 2024-3-7 11:14 | 只看该作者
    WB 芯片单独用 txt 格式导入， 再导入原理图就行。
    ( b% n0 I" k- @% r

    点评

    冰睡着的水
    WB用TXT导入后 为什么一导入原理图，之前导入的芯片就不见了？  详情 回复 发表于 2024-3-13 17:21

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    6#
     楼主| 发表于 2024-3-13 17:21 | 只看该作者
    tencome 发表于 2024-3-7 11:14
    & X) H- T3 _! |7 o# `WB 芯片单独用 txt 格式导入， 再导入原理图就行。
    : ^% _+ }4 p. [
    WB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？! N( J+ e3 c# D9 i; B4 T$ x$ _

    点评

    tencome
    txt 里面的命名与原理图命名有差异。 txt 里面的 Name: xxx DEF Design: xxx RefDes: xxx 这几个命名 要与 原理图里面的 名称、footprint、 XXX (好久不用原理图，忘记了) 一 一对应才可  详情 回复 发表于 2024-3-14 15:40

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    tencome

    该用户从未签到
    7#
    发表于 2024-3-14 15:40 | 只看该作者
    冰睡着的水 发表于 2024-3-13 17:21
    9 f3 B# g" g. \5 T9 d# @4 dWB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？

    * t3 q1 G' l1 L7 T( |txt 里面的命名与原理图命名有差异。
    1 V3 U7 t" `, A# ~: Y0 Y! m: U! k/ M' M& r; d
    txt 里面的
    8 D( m, x3 n2 i& PName:   xxx
    ' M( i7 S1 |$ v/ }DEF Design:  xxx                                       
    # u+ b) \* h! q. {* X) FRefDes: xxx
    $ J* K% X9 Z7 E/ Q) |1 p& ^9 W1 {5 @& \# _7 i; ]$ X
    % k. Q. U. s0 \0 O) J$ w
    这几个命名 要与 原理图里面的  名称、footprint、 XXX (好久不用原理图，忘记了)      一 一对应才可以。
    ) B! I) k1 _! k/ E! E" y5 ]5 E. s% r- g, }) s

    点评

    冰睡着的水
    麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑到L1层，不在die层  详情 回复 发表于 2024-3-15 10:40

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    8#
     楼主| 发表于 2024-3-15 10:40 | 只看该作者
    本帖最后由 冰睡着的水 于 2024-3-15 10:46 编辑
      F' O& z* r* W+ z& ?3 C' q% Q
    tencome 发表于 2024-3-14 15:40
    3 t9 \7 _$ b  ], ytxt 里面的命名与原理图命名有差异。
    ( S+ J, G# K  u1 d; {6 Y7 V$ Z3 [
    txt 里面的

    8 f- q3 X+ K' `麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑到L1层，不在die层5 t3 r8 O! G/ R2 F

    d14c97fb-0190-4255-874a-3073c2d52fb2.png (16.48 KB, 下载次数: 3)

    d14c97fb-0190-4255-874a-3073c2d52fb2.png

    e2f5121b-78ca-4e71-8025-907239203c5a.png (24.21 KB, 下载次数: 1)

    e2f5121b-78ca-4e71-8025-907239203c5a.png

    点评

    tencome
    最简单的做法： 这几个名称都改成 U5 应该就可以。 >PCB Footprint = Name = U5 >Reference = RefDes = U5 DEF Design: 好像没限制， 也用U5最省事。 [attachimg]386608[/attachimg]  详情 回复 发表于 2024-3-15 11:50

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-24 12:49 , Processed in 0.156250 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表