EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
SiP产品中，如果集成多个射频芯片的话，其EMI问题可能会变得更加难以处理。矽品精密研发中心处长蔡瀛州介绍了矽品精密的处理方法，可以在封装前加一层EMI屏蔽罩。! G' \! S- g9 V% _" j! i9 h. ?
" i6 E7 Z9 Z V+ q" R2 K" m 9 Z' _3 I! `* o0 l; [( B+ O. m5 ^
图5：矽品精密研发中心处长蔡瀛州在介绍矽品精密的EMI屏蔽罩解决方案。
6 c$ @, N5 u: O( `0 \ X 他同时介绍了不用应用场景所使用的SiP形式和发展趋势，比如云端AI和网络SiP产品常使用FCBGA、2.5D、3D和FO-MCM封装形式；边缘AI和设备常使用PoP和FC-ETS封装形式。
' p+ e4 O, g3 l- ? 4 \7 D6 B6 E3 G
- X+ n& Y% P* n4 Y
图6：AI新品的封装技术。
; k4 A# n* m+ |5 F 高性能计算封装趋势正在从开始的FCBGA和2.5D封装形式向3D封装转换。
! E9 K6 j" b0 ~3 j4 M7 ^2 P / b; ?- _6 \2 t) r: Z. W8 `
8 s/ Y6 y5 E1 i4 e: G% U# p$ ?
图7：3D SiP技术的发展趋势。
! L9 F9 H D4 L( S. J8 p 而SiP的测试挑战是显而易见的，因为系统复杂度和封装集成度都增加了，而产品上市时间却缩短了。那如何缓解SiP最后一步的测试压力呢？NI给出的解决方案是增加中间段测试。 K8 [* g3 _2 C" t3 B4 O3 n$ {7 H
SiP与SoC测试流程中都包含晶圆代工（Foundry）与委外封测代工(OSAT)，主要区别体现在OSAT段。在SiP测试的OSAT段测试中，基板（Substrate）、裸片（die）、封装等的测试会有不同的供应商来做，为了整个流程的质量控制，还会有不同的中间段测试。1 C+ O7 n4 k; g$ R! c1 _, a
7 H8 c7 |5 g- e- m& J6 R, g; F
通常来讲，SiP测试的方法主要有4种：
: o3 d5 r+ |5 t* E1 W5 G/ b( c; V 传统的ATE测试，难以扩展定制；
- b! i( Q9 r6 Y0 F+ g In House Design Solution即定制化测试；
# A1 E8 |3 c" @ 将系统级测试软件与传统测试仪器相结合；
5 A4 G$ U3 c6 \$ d4 v Open Architecture Platform即开放式架构平台，它既有ATE的功能，同时它又可以很容易地集成到原来的中间段测试里面。8 n% X1 i! W4 x! x9 b. d7 q1 \
最后一种开放式架构平台是NI亚太区业务拓展经理何为最为推荐的解决方案。( B4 I v0 H8 j8 L1 |
+ b* w# \' Z8 I- j4 P, o$ o
| 
/1 
发表于 2020-6-17 11:31
收藏
淘帖
支持！
反对！