|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 zhh2045 于 2009-10-26 19:16 编辑 + V/ _6 i6 k$ n/ v. F: b5 }
- \" i: V+ v/ D% u本人是SI新手，请大家帮帮忙。
8 p2 B1 E/ a% m* v" p2 U: u6 L+ ~' ]' Z A; }, R: v
1、DQS和DQ信号通过静态时序分析计算出来的margin 大于200ps，应该说可允许的走线偏差很大。但一般的布线规范都推荐小于200mil甚至小于50mil的走线偏差。如果静态时序分析不能用于指导实践，那计算它的意义在哪里？
6 T# }6 o) B1 R2 }9 x4 n
% M2 P5 T& l4 |3 D2 o, }) T& ^, q. C1 Z9 {
2、类似于DDR2这样的源同步时序系统，对走线长度到底有没有约束？我个人认为源同步时序只对走线等长有要求，但部分论文中也出现了使用静态时序分析得出对走线总长度的约束。这是作者本人的理解错误，还是确实有关系？
% A" P( i X" k$ a+ {
3 S' f5 `- g: j. i' p& P5 J2 r
" o2 D2 f7 r: W- c: F, }. @
2 X9 P3 X: r' d, n1 [' H$ s4 B3、采用freescale的MPC8548作为输出，在仿真时得到的波形，转折点非常尖锐，整个波形呈梯形。而我查阅其他论文中提供的相关波形，转折处均较非常平滑，波形近似正弦波。这到底是仿真设置的问题，还是厂家提供的IBIS模型的问题？ |
|
/1 
发表于 2009-10-26 19:09
收藏
淘帖
支持！
反对！