|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
如图1所示,这是一个输入到IC的电路。该IC工作电压为3.3V，工作电流11.5毫安9 O. F6 i# O+ c7 A. C% z. P8 |/ o, \8 X
+ i, F( C7 j3 L. O
R5应该是起下拉作用,也可以说是并联分流（不知道表述是否正确）,那么R4的作用是什么呢？避免杂讯影响电源？如果是,为什么取值为100欧姆？
- \# c/ U9 g/ Q3 N8 K7 z# z) r, M" b7 k0 y; u: B/ b& y: Y
9 O, J. |, d* N' j7 [* z" d. e2 L6 D1 U5 ]. D
再如图2,这是一个cpld（工作电压3.3V、输出电流20ma~30ma）的输出,经100欧电阻后,去驱动另一个模块(该模块对电流没有明确要求,电压要求为5V)。CPLD在综合的时候把该管脚设置成LVTTL了。为什么是100欧呢?小弟觉得好像不合理,但实际上它是能正常工作的...理解不通~9 e$ }; d& \4 C/ N, N
; z: F) d* d- f& E" J0 |
T% }7 e( K. W7 G4 B& h: f8 v欢迎大家拍砖! |
-
1.jpg
(14.14 KB, 下载次数: 5)
-
2.jpg
(14.19 KB, 下载次数: 6)
|
/1 
发表于 2009-7-27 10:18
收藏
淘帖
支持！
反对！