|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
调试ARM，要遵循ARM的调试接口协议,JTAG就是其中的一种。当仿真时，IAR、KEIL、ADS等都有一个公共的调试接口,RDI就是其中的一种，那么我们如何完成RDI-->ARM调试协议(JTAG)的转换呢?有以下两种做法：
9 R: g8 |& o- F w* [; A" w/ n! D7 f9 c" N
1.在电脑上写一个服务程序，把IAR、KEIL和ADS中的RDI命令解析成相关的JTAG协议，然后通后一个物理转换接口(注意，这个转换只是电气 物理层上的转换，就像RS232那样的作用)发送你的的目标板。H-JTAG就是这样的。H-JTAG的硬件就仅是一个物理电平的转换接口，所以很简单。 而电脑中装的h-JTAG软件就是前面说到的服务程序，负责协议转换的。
( d% `8 t+ Y# |5 e3 |1 D% _" Q; S! o, C+ h
2.做一个板，用此板直接接收来自IAR、KEIL和ADS等软件的调试命令，由此板做RDI->JTAG协议的转换。然后与目标板通信，这就是JLINK的工作原理。) G/ H& ~! M4 Z2 A0 m. e* G
2 O' e Y M) j6 b! a, c由上可以看出H-JTAG由于是软件作协议转换的，所以速度较慢，但是硬件简单。而第二种方法的JLINK一般带一个强劲的CPU，作硬件协议转换，把以硬件复杂，但速度快。
4 \# s! Y4 e) H0 d n& }" S; T) w# u& O( X
JTAG的基本原理/ @; \* J8 c7 R2 @- a+ F& h8 _
8 x# P3 l, i1 g
JTAG(JointTestActionGroup，联合测试行动组)是一种国际标准测试协议(IEEE1149.1兼容)。标准的JTAG接口是4线——TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。; ^+ f5 y6 T9 B& H. x
6 O' C) d+ I$ G- i( WJTAG的主要功能有两种，或者说JTAG主要有两大类：
7 ^/ A, T, t$ _" L n* @* _; Y, I6 F3 o- L* o
1)一类用于测试芯片的电气特性，检测芯片是否有问题;
6 T0 q+ z" W5 @4 g4 o1 h* s1 }+ i1 N% D" Y6 G
2)另一类用于Debug，对各类芯片以及其外围设备进行调试;一个含有JTAGDebug接口模块的CPU，只要时钟正常，就可以通过JTAG接口访问CPU的内部寄存器、挂在CPU总线上的设备以及内置模块的寄存器。本文主要介绍的是Debug功能。. u% b, m1 _" k- C/ s* A- `
! F( |% H8 r' \9 }1 a
JTAG原理分析# P. D- Y, @$ _4 R4 a
' ~& m ` Y; V9 J t. D- m, T
简单地说，JTAG的工作原理可以归结为：在器件内部定义一个TAP(TestAccessPort，测试访问口)，通过专用的JTAG测试工具对内部节点进行测试和调试。首先介绍一下边界扫描和TAP的基本概念和内容。2 v# l# ~3 o5 r0 D: j9 [6 y! U0 ~
, l u; q! e$ G- m" o
边界扫描
2 G! R7 g) A6 T- v# y* Q% _* f" t. p. b
边界扫描(Boundary-Scan)技术的基本思想是在靠近芯片的输入/输出引脚上增加一个移位寄存器单元，也就是边界扫描寄存器(Boundary-ScanRegister)。& N) t8 h# o; h# K# t, q; ~/ Z6 l" m
+ s1 a, K9 M" g* B! W7 n( D3 @当芯片处于调试状态时，边界扫描寄存器可以将芯片和外围的输入/输出隔离开来。通过边界扫描寄存器单元，可以实现对芯片输入/输出信号的观察和控制。对 于芯片的输入引脚，可以通过与之相连的边界扫描寄存器单元把信号(数据)加载到该引脚中去;对于芯片的输出引脚，也可以通过与之相连的边界扫描寄存器“捕 获”该引脚上的输出信号。在正常的运行状态下，边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。这样，边界扫描寄存器提供了一种便捷 的方式用于观测和控制所需调试的芯片。另外，芯片输入/输出引脚上的边界扫描(移位)寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链 (Boundary-ScanChain)。边界扫描链可以串行地输入和输出，通过相应的时钟信号和控制信号，就可以方便地观察和控制处在调试状态下的芯 片。
, \0 {1 c# E/ P0 S* R. Q' F1 E( r) q2 q8 V; j: [
测试访问口TAP; x, F3 V! Q O3 ? ]; F% b( S
3 V( h% p7 v2 @" B# b7 D
TAP(TestAccessPort)是一个通用的端口，通过TAP 可以访问芯片提供的所有数据寄存器(DR)和指令寄存器(IR)。对整个TAP的控制是通过TAP控制器(TAPController)来完成的。下面先 分别介绍一下TAP的几个接口信号及其作用。其中，前4个信号在IEEE1149.1标准里是强制要求的。' C, Q/ l5 x. `0 r! a) L
7 {, D" W0 E$ K# n7 pTCK：时钟信号，为TAP的操作提供了一个独立的、基本的时钟信号。
8 _/ L* U. \- r; \% r4 Y7 f9 ^
8 k+ Y$ U% a# J9 O7 i( cTMS：模式选择信号，用于控制TAP状态机的转换。
6 Y; K4 }. V* R# m6 M! K w; b% p* e5 N. u0 m
TDI：数据输入信号。
' B* i3 ~5 \7 u3 R: Q+ G+ P; t# L: v; c
TDO：数据输出信号。
P* u; @# q) p+ h
1 G4 ~! E( j* T" JTRST：复位信号，可以用来对TAPController进行复位(初始化)。这个信号接口在IEEE1149.1标准里并不是强制要求的，因为通过TMS也可以对TAPController进行复位。
; G5 t. M% ~% { M% v& R/ ?: Q
1 X+ }( ]5 ]8 b8 w6 dSTCK：时钟返回信号，在IEEE1149.1标准里非强制要求。
" b3 ~8 l `; q9 F" I$ r9 g
, p5 I2 e4 b3 M6 v简单地说，PC机对目标板的调试就是通过TAP接口完成对相关数据寄存器(DR)和指令寄存器(IR)的访问。7 e* R- h$ u. r
) q/ K% ?) z4 D' ~# x! f
系统上电后，TAPController首先进入Test-LogicReset状态，然后依次进入Run-Test/Idle、Selcct-DR- Scan、Select-IR-Scan、Capture-IR、Shift-IR、Exitl-IR、Update-IR状态，最后回到Run- Tcst/Idle状态。在此过程中，状态的转移都是通过TCK信号进行驱动(上升沿)，通过TMS信号对TAP的状态进行选择转换的。其中，在 Capture-IR状态下，一个特定的逻辑序列被加载到指令寄存器中;在Shift-IR状态下，可以将一条特定的指令送到指令寄存器中;在 Update—IR状态下，刚才输入到指令寄存器中的指令将用来更新指令寄存器。最后，系统又回到Run—Test/Idle状态，指令生效，完成对指令 寄存器的访问。当系统又返回到Run—Test/Idle状态后，根据前面指令寄存器的内容选定所需要的数据寄存器，开始执行对数据寄存器的工作。其基本 原理与指令寄存器的访问完全相同，依次为seIect—DR—Scan、Capture—DR、Shift—D、Exitl一DR、Update—DR， 最后回到Run-Tcst/Idle状态。通过TDl和TDO，就可以将新的数据加载到数据寄存器中。经过一个周期后，就可以捕获数据寄存器中的数据，完 成对与数据寄存器的每个寄存器单元相连的芯片引脚的数据更新，也完成了对数据寄存器的访问。% f2 F l! X# s0 `5 K5 D' W* G+ I
' U2 E: x; k( P+ S( I- A9 [- ~7 s
目前，市场上的JTAG接口有14引脚和20引脚两种。其中，以20引脚为主流标准，但也有少数的目标板采用14引脚。经过简单的信号转换后，可以将它们通用。
g5 `" `- }3 J' M4 u+ P. G8 K$ J0 G' V; T, f/ F: R
E; V4 B# b# X0 t
4 {! p6 t9 Y, P0 Y1 B( Y% z6 p+ b9 D |
|
/1 
发表于 2019-9-17 11:33
收藏
淘帖
支持！
反对！