EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 alexwang 于 2020-5-7 09:11 编辑 ( Q" ]# K* S* y7 A/ i5 k$ u
5 e+ z* Z) s# Q. ZSRRC传导辐射过不了？AD软件怎么搞？看大咖们怎么说！ EDA365原创 作者：EDA365-WH、EDA365-Jacky 3 K: a" s$ A* s6 @+ }9 L
2 _; n A* t, ]% t* ]! H 夏天来了，空气开始燥热起来。
: K) N+ j' K1 V( j! {
陆妹给大家整理了上周EDA365各个学习交流群中的精彩讨论，汪老师、何老师等大咖也是“亲临”现场，亲自授教，给大家解决各种困惑问题。 : K1 ^* Y& u* t$ S+ K- w
; `. k" u9 K" W 一起去看看吧，也许是你正在纠结的问题呢！ 9 b: T5 u% i; j6 t) l
6 J& X, U4 G2 z
+ C2 ^* Q* V2 V' `8 \
, V2 R& {6 a9 I* o1 T& \/ }01、SRRC传导辐射过不了，有人遇到过这种问题吗，怎么解决的？
! W' u2 m7 ~- t- O7 ^: C6 c
, p4 S* ]) o, A( W2 D# N
+ D' k( C7 i Z3 M2 E5 r2 }" M2 I7 ]3 T4 ^- R& O. y$ a5 Y+ K% C
8 J3 w' @( \4 O* I' m( T( {EDA365-WH：问一下，原理图是谁提供的，芯片到B1之间为何射频通道无匹配？你测试的是什么信号，现在的信号像是单音信号，而不是射频调制信号？
/ \0 ?; E4 J8 ]* J: \& e( Y& a
提问者：原理图是巴伦的规格书中参考设计。 9 {: h6 j/ F, S
提问者：蓝牙认证常用的三种调制，怎么会不是调制信号？11110000、10101010、还有个PRBS9，这里说的是发出来的数据包格式，调制方式是:GFSK。
7 x; C: }/ S# G. @
网友1：是传导杂散还是辐射杂散？传导 ？不像是其它地方的干扰，传导能扫到，辐射根本就没有，感觉是芯片或者巴伦出来的。
! P' ?& R3 M2 r& C! d) h
EDA365-WH：蓝牙设置变化频点的话，这个干扰点是否变化？
& V$ b" Z# I/ x
提问者：有变化 * O8 o) ]% H6 t; n& a6 @ ~1 l
3 `4 r/ @6 D1 G$ @& a4 | 3 g$ ~0 s% H* E4 Z, y- c, x3 ?7 Z7 Z+ k
: h1 a0 K/ P4 y$ |2 r
- N& Q/ K0 W1 G; \7 J2 p7 Q/ f; ^8 a: |
9 r& i3 e' w$ K# c* s* g$ G5 \& w4 P4 U2 W/ Q
网友2：检查下电源，看是不是电源带入的。 & n2 h" z. S1 j: S, [' g3 M4 M% @+ ?$ W# s
EDA365-WH：给个channel39，即输出是中间频点的， ! P5 s& ~ M8 W, ` F ~( w0 D% }- l2 V- Z% ?+ q& M0 t$ |
目的是看这个信号和主信号之间的关系。从上面两张图的表现看和主信号间隔32MHz。但奇怪的是现在只能看到一边，或者上边，或者下边很不合理。所以需要你主信号为chan39的测试结果，看看是否两边都有？ 5 w, |* n4 A7 ]5 e# `$ K* }- B9 b
7 K2 S! G) t" _" Q4 A) _# u f0 I& A7 X Q( j/ e% I
3 e+ l0 D8 o; V% t( @& Q$ z' H- B5 O* W4 Y
参考的PCB 走线，我个人认为这张图上的AVdd和VDD 连在一起，不是好设计。调试时，你试试A1脚的电源单独用外部电源供电。 : M, w, R1 m# d& q/ X4 G
$ g Z9 m7 u3 t/ ? 提问者：之前都是在实验室测试的，刚才弄了一个小时，在公司测，竟然测不到那个干扰。有自己测试过传导杂散吗，看看我是不是哪里没有设置到？ 3 r% T' U& I- W c. p. u
; j/ m K5 _5 c4 a! G# q EDA365-WH：测试杂散的过程：1、设置测试信号范围，通过start和stop；2、设置RBW；3、峰值检波设定。 $ e7 }2 B/ g2 d- G
9 b: L* B' \4 L2 m0 [% w 有个前提，设备要正常工作，输出满足要求的调制信号和对应的输出功率。 " P" v9 A$ {+ s0 C' f' x6 z$ U" Q! D8 y1 A' x& E/ l9 Z0 q, c
提问者：SPAN BW sweep 都是跟实验室一样的设置，检波方式尝试了峰值检波、RMS检波等都一样的看不到那个干扰，我现在也不知道这个设备正不正常了？ $ p9 p0 V, w/ |) V: w
EDA365-WH：从现在的视频上看射频信号，它都不占带宽了，粗看上去更像一个单音信号了。 * p; x9 x) k) ^6 H4 ~2 z9 x# E$ v4 J3 E
02、各位大神，请教一下，像这种SSMP连接器焊锡位置跟产品射频性能(驻波)有关系吗？ 8 a8 ]8 @6 a/ k9 D
& D" g' c2 o) Z8 [1 } 9 J. i! L1 D x6 K9 R) _6 D# y1 }
9 d, a8 j, T- R# I4 z
何老师：如果频段很高，就有关系。有多大关系？可用HFSS仿真。厂家要求是对的。建议在EDA365网站问这个问题。 7 F; f, `/ D% K+ m- Q4 ?; W
提问者：好的，谢谢何老师，但我跟厂家沟通过，说没关系，只跟可靠性有关系。我们是Ku波段以下，请问影响大吗？ 5 h: v5 A+ I5 w/ n& ~+ a* P- { J3 E7 |- B9 j
" X; F7 F- \1 `1 ~1 I, u5 p6 S* O; M' r- n
出现了这个谐振峰问题，请问是连接器焊接的问题吗？
$ o T) B {! q. Y P' _ t) Y, Y* M
网友1：你测下驻波？ ' ?- y' X2 S5 O: R5 s, R
: r) i+ I% W1 x 提问者：驻波没问题，连接器的接地位置应该不会导致谐振产生吧？ , f8 {' t5 K {' Z
! A1 e$ m: B; A EDA365-WH：肯定有影响呀。 H. K& h+ Y4 u8 D: Z; Q/ z
提问者：为什么是在一定温度下产生呢？也不是最低温度？ 7 _ H, Q! o( ^0 q @& {
) B1 e0 C4 O, G( J* c) G2 J EDA365-WH：Eda365 网站上有片帖子，说明一个SMA插座的接地孔设计不当，直接导致了一个谐振点。产生的根本原因是出现了一个谐振体，比如空隙等。 & x/ v/ j& T$ |/ |- ~" w+ T! ~; t; c6 h, s+ W% B$ O
提问者：您的意思是焊缝有问题，而不是接地距离的问题？
5 g6 t3 L9 X- m ^) F
EDA365-WH： 你的高低温度范围是多少？ ' S" M! A5 y+ Y% X2 n
5 N) \4 K5 v+ L# s" L6 m( y7 y' @ 提问者：-55到+85 . r& k6 V \. w5 G& G: E2 t- ? p# X! [8 j; r) e
EDA365-WH：其它什么都不变，只有温度变化，在5摄氏度下发现10G谐波？完整描述是这样吗？ ' B9 o0 D, h; J4 V9 Y
提问者：是的，您认为是什么原因导致的？ 3 w3 e' j( w3 Z
EDA365-WH：因为看你仪表输出，本身带有增益，说明，你现在的测试不仅仅是接插头。所以建议，1、先探明一下这个谐振点发生的位置到底在哪儿？方法：1、有源电路扰动，2、接插头挤压扰动。 5 ~+ J7 w9 ~: I
4 U1 M ^7 f% \2 H( _ X 提问者：挤压扰动的意思是？ " f- ~$ w' H+ \- w' }8 D
r4 V2 L3 H. o) m& U& D 网友1：驻波没问题的话，你可以弄点吸附材料，看能不能改变一下谐振点。 * B: K; V% @0 D7 R( r, E0 O" ?- Q; L {
提问者：好的，我做工艺的，也不太懂，我让他们试试。 % S7 M6 z2 n8 H7 R" D. a6 q* c7 g) K
EDA365-WH：用手用力压，力量造成的SMA接触位置形变一般会比你说的几十度温度变化造成的形变大。 * V g8 W# F$ {6 z7 i& R$ Z% Y8 x. b0 ?0 s$ N
提问者：好的，我让设计师试试哈，谢谢。 8 [' O( ^) K! S) U, _* Y: M- z
, p/ ?( F2 C C+ M 03、请教下，si9000算阻抗的时候，表层铜厚的选择，是要加电镀厚的铜厚吗？如果1oz的基铜厚，计算的时候是应该按1.4mil计算还按加镀铜后的总厚度2.9mil计算？ 很多厂家给我是按1.4mil计算，然后调整的，是不是不对啊？请各位老师给个意见和看法，谢谢！ ' ]) N6 t9 z: m1 A9 Z" r3 }* { s+ j" U, y1 v! V' s+ c- Y
网友1：你让他给你出阻抗报告就行了，让他们控制好。 & e1 F |& ]5 |4 S) P& W1 d
# \# S( w6 \' L' ~/ a 网友2：很多工厂不愿意给阻抗报告的。 7 e- p7 N, U3 @. ~/ N, x4 Z9 a% V% G0 n( p8 k5 @) V# ?) c: n' _
网友1：那他们怎么保证他们控制的阻抗在范围内，这个说法不合理吖！
' X% ~( X6 v2 `' d
网友2：很多工厂都做不好阻抗的。 6 M5 h8 M+ P0 O( i2 s- m q
' Y4 H+ r2 o! L& w: `' o 网友3：双面板怎么做50欧阻抗啊，1.6mm板厚。
4 w$ u" v3 Z# ]8 p& w& j
网友4：共面地。
/ o$ Q* a \" B7 m* z* c1 X
网友5：用这种模型就可以了。 . {/ z7 {& @- |& E1 ^! x
7 ]6 ^/ w8 d! w% x. a2 Q c, ~
4 [' U1 r/ Z7 {& O
; V* P" f5 D$ g) E" Z# q6 Z z网友3：线宽要23吗？W1怎么设置？ : a S6 g# F( U p& `( s @# d
0 m/ P/ K* u8 e5 W; O1 Y 网友5：这个根据实际情况设置。 " f# h1 v6 j2 L1 y: q& `
2 ?4 t9 y% ]9 J j: N$ Z. D' N 网友3：不是底面铺地吗？ - i8 s/ f% N+ w' ?' ~$ `1 ~% ~# C( @
网友4：标准线宽减0.6mil。
; [. ?. E: R+ K/ K8 l3 q8 M' t
网友5：底面的地实际计算的时候影响不大，我是这么用的，要问问群里的大神老师们，不知道对不对。 3 d7 h- o9 @2 C& r* g4 e9 T: Y& s% Z2 f9 K3 f
提问者：线路厚度你取的1.2是不加镀铜的厚度，加了镀铜会厚一些，有些说法说要加镀铜厚度，不知道是不是？
4 W- n3 P; ^7 G8 Y
网友5：根据实际需要可以设置，POLAR右边那些参数要找线路板厂要。距离厚度线宽等等，调整到50欧姆，调到合适你的要求。
9 q7 Y, G0 E5 o- P
网友4：
9 g4 {4 T( r) ` C- [) L/ R# C! |( W2 |" P; |# ^) Q5 u" i8 E' w1 m( i: m0 ~' ^
; r0 }+ |# s$ C, a- |
# ^+ ?8 g9 D( V3 L1 U: u, n7 C. t6 G
. A2 F0 |* T; X% ~$ V网友5：最终还是要仪器测试一下保证一致性。
9 _0 c1 \& L, _# f
网友4：是的！设计端给出理论设计参数，生产制程通过加工工艺实现阻抗要求，最终出货前进行仪器检测、提供检验报告。 ) n, {5 k5 K3 w4 K5 q g5 w
% W4 _% {0 k% L H1 y& d$ ]1 ` 何老师：群里也潜伏高手啊！提供的带地平面的共面波导模型，就是解决双面板厚介质的阻抗控制。我在EDA365公开课（4月13日）上也讲过。 04、各位大师，请教个问题：AD软件的原理图怎么到cadence 的capture里面编辑？ 4 k, a' i5 x3 \6 _
% F+ U: e& f5 w$ z 网友1：在AD里直接编辑就是了，最后倒出来网表就行了。我记得还有版本限制，只能导成低版本的orcad，所以直接导网表最省事，没版本限制。 : ]8 i9 x5 k9 K0 j
提问者：想要用AD里面的封装去设计新的图纸，导网表不够用。 9 _' T" W: O8 V! X/ N3 ?! X j' L& t$ A/ u% F% L) z6 A/ k
网友2：capture里面有AD转换器，需要AD的prj文件，只要在AD里面将SchDoc文件，.PcbDoc文件另存为ASCII码文件，然后保存编译文件*.rjPCBStructure，和工程文件*.PrjPCB，最后在capture里面导入工程文件就好了。 - ^5 s& i7 Z- O; q4 b) V- q7 h# a3 [6 C& i! M3 ]# e! {. P
4 J9 e6 S6 E3 h& h2 y
/ o- @* {+ g3 C$ P- j你用的哪个版本capture？
: Y, ]: F, E& x/ C. W- H
提问者：16.6的cadence。
7 [' Y* c. }! a/ ?0 h! i0 E
网友2：16.6是可以的，好像再低版本就不行了。 / f. {8 v2 X' s( G' H3 n: z/ m: o V/ |1 A5 P8 n+ h Q* `5 R
9 @1 V9 r, m/ f' L1 K. m. }
网友2：PADS Logic原理图可以通过EDIF格式的原理图数据，直接导入Cadence Design Entry CIS原理图环境中16.6和以上版本是可以的，低版本不知道。 5 v' B' \+ O$ Y* R7 R# e! o/ R
提问者：我试试看，非常感谢。 * J! g! V4 B+ Q2 z
# C! k9 v, l! L" B" [( h 网友4：具体怎么操作，可否指教下？
0 w2 f' [ G6 W6 U
网友5：两条差分线的间距在哪里设置啊？ # p( @% m7 J# h2 A B% B
. o# F7 u: U% L" _8 z
$ G9 m# t9 w' q5 j网友4：是不是说这样PADS LOGIC就可以转成orcad。 & A7 p5 C5 d. U9 {, _4 D$ |2 a5 L6 D. b
贾老师：这份资料给到大家，可以读读看，很多问题便可以迎难而解。（公众号首页回复“贾老师”即可获取！） 1 C# y& j8 |" q) x
网友4：我以前在ti官网下到原理图就是这样操作的，成功过，但是AD或PADS的原理可以这样转成orcad吗？有没有试过。 1 N/ H+ Y0 x( j. K. q3 f
?' l" x1 I+ I: a! f, e% N 网友2：AD是肯定可以的，我转过，原理图pcb都可以，PADS只是看了教程，因为还没有pads软件最近也用不到，所以没试过。
6 S* o3 @. n+ @
! Z( j9 j. A6 X$ C3 [0 O5 J$ q% U" a
排版编辑丨陆妹 # `2 [- M. S( [9 {
注：本文为EDA365电子论坛原创文章，未经允许，不得转载。
% h8 u! v5 D- f | 
/1 
发表于 2019-6-14 15:02
收藏
淘帖
支持！
反对！