PLL Control register (PLLCON - 0xE01FC080) 寄存器位 | 信号名 | 功能 | 复位值 | 0 | PLLE | PLL使能位，为1时使能PLL功能! X# ~) B0 [: k, B) F5 a: Q8 b
| 0 | 1 | PLLC | PLL连接位，为1时将PLL输出时钟连接作为处理器时钟+ f. v% h a4 ]7 c! @
| 0 | 7:2 | | 保留位
; d# \8 i) n# y& p! X2 o | NA |
PLL Configuration register (PLLCFG - 0xE01FC084) 寄存器位 | 信号名 | 功能 | 复位值 | 4:0 | MSEL | PLL倍频系数/ i: E0 B/ X3 m: I# g
| 0 | 6:5 | PSEL | PLL分频系数3 Y1 g. J- {0 M" _7 U J
| 0 | 7 | | 保留位
6 Y ~1 B6 J9 h/ Z* Y9 r$ y | NA |
PLL Status register (PLLSTAT - 0xE01FC088) 寄存器位 | 信号名 | 功能 | 复位值 | 4:0 | MSEL | 回读PLL当前倍频系数7 M& e4 X+ \' O5 N5 y5 o
| 0 | 6:5 | PSEL | 回读PLL当前分频系数& [% f' W% X% y
| 0 | 7 |
( K. j- k5 r3 G1 g- m | 保留位
% r2 ~# m# v4 o! z% d# b- a' k8 x | NA | 8 | PLLE | 回读PLL使能位
) ~/ M4 ]# D6 T8 G$ M7 O | 0 | 9 | PLLC | 回读PLL连接位
u. Y5 H- p: j; J | 0 | 10 | PLOCK | 反映PLL锁存状态，为0时PLL未锁存，为1时PLL锁存在要求频率# H, [) q' S+ n% H! v4 w ?
| 0 | 15:11 | | 保留位 ~3 u" B. a8 \& ^& b! r: b3 h
| NA |
PLL modes PLLC | PLLE | 功能 | 0 | 0 | PLL关闭并且未连接
8 j4 Z" M2 B2 h( w | 0 | 1 | PLL激活，但未连接。可以在PLOCK置位后被连接! M7 l6 K! v6 G0 h
| 1 | 0 | 同00组合
6 |% u% I8 u; E: W" b | 1 | 1 | PLL使能且被连接作为控制器时钟2 Q. d: `# L! |7 f8 y
|
PLL Feed register (PLLFEED - 0xE01FC08C) 要使PLLCON和PLLCFG寄存器的当前设置有效，必须先后向PLLFEED寄存器写入0xAA,0x55（此操作作为PLLCON和PLLCFG设置信息的锁存信号，在此锁存信号到来前PLL当前的设置不一定是PLLCON和PLLCFG寄存器的设置）。
0 x1 o. Z; P! v# }* R1 Q& ZPLL and Power-down mode Power-down模式自动关闭并断开PLL连接，Wake-up后不会自动恢复PLL设置，必须软件重新设置。
. c# m" {" Z( `! J# {! q, B( QPLL frequency calculation FOSC 来自外部晶振的时钟频率 FCCO PLL当前控制的晶振频率 CCLK PLL输出频率（也是处理器的时钟频率） M PLL 在PLLCFG寄存器中设置的MSEL倍频系数值 P PLL 在PLLCFG寄存器中设置的PSEL分频系数值 ' e6 i% n; I* E# Y$ x, \
CCLK = M × FOSC 或者 CCLK= FCCO / (2 × P) FCCO = CCLK × 2× P 或者 FCCO = FOSC × M × 2 × P FOSC 的频率范围是10 MHz 到 25 MHz CCLK 的频率范围是10 MHz 到 Fmax FCCO 的频率范围是156 MHz 到 320 MHz . r- }+ {5 q, ?# L
8 s4 O) }5 g x/ s: C6 s$ X
MSEL | M | 00000 | 1 | 00001 | 2 | 00010 | 3 | …… | …… | 11110 | 31 | 11111 | 32 |
/ ?8 ^7 r! C W8 W* q1 BAPB divider APB分频器决定了处理器时钟（CCLK）和外设器件时钟（PCLK）之间的关系。APB分频器有两个作用。6 M% B* P) C) i/ {' f
首先，提供APB总线需要的外设PCLK，以使得它们能够在ARM处理器选择的速度工作。为了达到这个目的，APB总线也许放慢到处理器时钟的一半或者四分之一。/ _2 h) b6 t0 u
其次，当应用中处理器不需要外设工作时，APB分频器允许进行省电模式。% X5 o" T; K J0 v# ?1 w" `
APBDIV寄存器，R/W，复位值为0x00，地址为0xE01FC100。
- j% \: Q, \0 W& N) o" W, d寄存器位 | 信号名 | 取值 | 功能 | 复位值 | 1:0 | APDIV | 00( B; u' `' Q1 f: P, C
| APB总线时钟为处理器时钟的1/4
* w: b* {8 ?; ?; A9 g {0 x, l | 00 | 01
3 D# Z* A2 f$ y4 o+ @7 X | APB总线时钟和处理器时钟相同3 R% h5 z6 Y. ^' a+ T1 ?
| 10
) m$ R O6 t h2 X9 b; ] | APB总线时钟为处理器时钟的1/2
4 q' r% ^0 ]) V% }7 W | 11
* T& {$ U; ~7 s7 ]5 R | 保留- _) a% {+ V1 Z# J- D/ `
| 7:2 | ! i& f, r+ k8 r" X9 i0 i
| | 保留* b4 J# n) g0 V* v% K7 w# N
| 1 E$ D- Q4 r" {+ e. e
|
I8 {# \) a" U" n, Y4 r# D j1 ] | 
/1 
发表于 2018-10-26 13:02
收藏
淘帖
支持！
反对！