|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
我在画ATMEGA32的part时,定义好了管脚,保存时出现 Warning: Duplicate pin name on Gate A - Logical pin 5 - Pin name VCC& t: ?8 g4 l8 U4 K6 I; ]+ J: ^
' ?- p0 K2 A2 A
% i8 p$ B# K0 \- i$ m其意思就是我的定义的管脚名有重复了.以VCC为例.
) P& Q C, h( B$ Y; \
% |' G( x% @, @7 [
9 S+ r5 a4 Y8 d' M. p% V解决方法:
& \( i: @; P# P4 }& h$ K3 Q$ \$ S' q F, p7 @- Y
1 将原为VCC的管脚分别定义成VCC0,VCC1,VCC2,以让其不再重复.1 Q4 h5 A$ S2 m, j/ N. D
0 R/ s: x+ Y5 [6 }- g9 `7 ]" Q
9 Z" ?6 M0 A9 n/ x0 v4 j请问各位同仁是否还有其它方法?+ Z; E/ |6 G+ A, Z/ a4 U8 k
7 v0 x' B$ t {% g
$ B/ t7 P$ \( h" ~1 r3 r2 r' x |
|
/1 
发表于 2009-2-8 12:08
收藏
淘帖
支持！
反对！
楼主